ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
29 марта
1081822 Топик полностью
antm (28.02.2021 20:29, просмотров: 288) ответил Xaoc на В связных задачах "сложное процессорное ядро" никому не нужно. Там нужны FFT, LDPC, RS, BCH и проч. И все эти задачи очень хорошо ложатся на ПЛИС, ибо допускают конвейерную обработку.
Раскажите это Зайлинкс с Интелом - они такие странные что делают аппаратные блоки FEC на 100G, хотя там простейший RS. 

А вот например, реализация для 5G.

https://www.xilinx.com/support/documentation/ip_documentation/ru/sd-fec.html

Peak throughput of the order: 1.78 Gb/s Turbo decode @ 6 iterations
3.03 Gb/s for LDPC Decode @ 8 iterations
20.34 Gb/s for LDPC Encode


Скорость работы внутренней логики - прописью - четыреста мегагерц. А в реальных проектах и 300 это хорошо.


А на выходе всего лишь 3 ГБ/c скорость данных. А если нужно больше в 33 раза?

А ничего что прием-передача это дуплекс? И нужно делать и кодирование и декодирование сразу?