ыыыы (18.06.2012 20:38, просмотров: 1) ответил shandrei на виноват исправляюсь.
важно не std_logic_vector, а константный range (5 downto 0) в построении subtype, по переменной которого работает case. возможно, что разные тулзы допускают более вольную трактовку вхдл - может нужно разрешить использовать более новый стандарт языка VHDL93 и т.п. (я им редко пользуюсь - не скажу точнее), но помоему такое расслабление противоречит мазохистским аспектам использования строгой типизации. то есть, я считаю, что что-то в оригинальном файле было улучшено :)