16+
Суббота
23 сентября
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

ARM-контроллеры

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Vladimir Ljaschko  (31.01.2013 12:12) , в ответ на А может просто какая-то периферия с ПДП подгаживает? При тестировании памяти шедулер задачи не дёргает? Шина SDRAM не совмещена с асинхронной шиной к которой могут быть случайные обращения? автор: =AlexD=
ПДП исключено. Подловили, что портятся ячейки с адресами, к которым был доступ до/после переключения шедулером. Казалось бы RTOS, но на другой плате эта же RTOS работает без проблем. Отличия в памяти - где работает - 32 бита, где не работает - 16 
бит. Некорректно рвётся доступ? Но в тесте побайтный доступ. Похоже, пора изучать в тонкостях ARM и SDRAM.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7526 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVII