ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
25 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
594734 Топик полностью
POV (26.04.2015 21:20 - 21:30, просмотров: 169) ответил PeterD на Ну и что если устройство формирует какие либо импульсы кто вам мешает формировать реакцию с частотой 100МГц. В общем случаи для FPGA нужно делать синхронный проект где блоки будут завязаны на одну частоту если строить асинхронные проекты можно
100 Мгц - это целых 10 нс. А у меня на реакцию всего 40. Из которых 25-30 - это задержка CPLD "туда-сюда" + память + буфера. А тут еще задержечку на тактовую? Нет уж... вопчем "работает - не трожь". Для серии всё равно девайс по ряду новых (ВНЕЗАПНО) требований переделывать. Сейчас нужно добиться принципиальной работоспособности.. заказчик пока не верит что это можно сделать ) А там уж и оптимизацией, в том числе по цене, можно заняться.. MAX3k не самый удобоваримый по цене вариант.
Ответить