ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
19 апреля
637260 Топик полностью
Mahagam (10.12.2015 11:43, просмотров: 347) ответил KLIM83 на Не дремуч в схемотехнике :) Поэтому могу пожертвовать Си- образностью против оптимальности. Или различия между Verilog/ VHDL непринципиальны? Спасибо за ответ.
на выходе из обоих языков - нетлист. проще говоря - схема. а по внешнему виду верилог существенно лаконичнее. я его освоил после вхдл практически за три дня, и испытал огромное облегчение в описании того что я хочу получить.