По Верилогу подскажите: как "вытащить" из модуля "наружу" значение параметра? В m_destination живёт память, часть слова данных которой используется для хранения данных, генерируемых внутри m_source. Хочу каким-нить извращённым способом присваивать значение TOPBUSBITS изнутри m_source
Про `define знаю, но он глобальный, потому не хотелось бы
module m_source #(BUSBITS=65)(output wire [BUSBITS-1:0] outp); ... endmodule module m_destination #(BUSBITS=65)(input wire [BUSBITS-1:0] inp); ..... endmodule module toplevel(); localparam TOPBUSBITS = xxx; wire [TOPBUSBITS-1:0] bus; m_source #( .BUSBITS(TOPBUSBITS) ) SRC ( .outp(bus) ); m_destination #( .BUSBITS(TOPBUSBITS) ) DST ( .inp(bus) ); endmodule