caxapa.ru :: только таких модулей в ядре 2, это раз. ядер - 8, это два. кроме этого, у каждого ядра кроме двух .M модулей, есть два .D модуля для параллельного load-store, есть ещё 4 модуля для параллельных простых вычислений (сложение, вычитание, ветвления).

Mahagam (09.02.2016 17:15, просмотров: 244) ответил Evgeny_CD на Выкинь каку. Each C66x .M unit also includes IEEE floating-point multiplication operations from the C674x DSP, which includes one single-precision multiply each cycle and one double-precision multiply every 4 cycles.

только таких модулей в ядре 2, это раз. ядер - 8, это два. кроме этого, у каждого ядра кроме двух .M модулей, есть два .D модуля для параллельного load-store, есть ещё 4 модуля для параллельных простых вычислений (сложение, вычитание, ветвления). вы не забыли, что в реальном коде из одних MAC-инструкций программу не напишешь?

Ответить

- Камень крутой, но срок разработки под него и цена... 160.00 | 1ku самый дешевый коммерческий, 200.00 | 1ku - самый дешевый индустриальный. У меня готовое изделие в опте стоит всего в 2.5 раза больше :) - Evgeny_CD(09.02.2016 17:22)
  - так и одно ядро - тоже будет жечь. в DSP хорошо продуман вопрос как кормить ядра данными, чтобы процесс числодробления не прерывался ни на наносекунду. - Mahagam(09.02.2016 17:26)
    - Да, TMS320C6671 - 79.00 | 1ku - это уже теплее, но все равно несколько тоскливо. - Evgeny_CD(09.02.2016 17:45)
      - я глаз положил на sitara am5718 Lazy(195 знак., 09.02.2016 18:29, )
        
        Не могу понять, что у него с даблами. в DSP части. Evgeny_CD(1369 знак., 09.02.2016 20:03)
        
        я повторюсь - я там ниже уже писал что А9 фрискейловый выдает пару гигамак когда данные не надо подтягивать из памяти и 200 мегамак когда данные надо тянуть из памяти (и тянуть между прочим линейно а не по байту через килобайт так сказать) Serg_D(407 знак., 09.02.2016 20:57)
        
        Спасибо! И за Lazy пост, и за этот!!! - Evgeny_CD(09.02.2016 21:17)
      - эта цена потому что там 2х32к кэша первого уровня (и к кэшу данных - 8 шин по 32 бита, то есть 8 выборок в параллель!) 512к кэша второго уровня, и аж 4 метра кэша 2/3 уровня. Mahagam(69 знак., 09.02.2016 18:13)
        
        Вот и я про то же - как его эффективно кодить, чтобы все это работало с пользой..... - Evgeny_CD(09.02.2016 18:23)
        
        у TI достаточно гайдов. а на стандартные FFT/IDCT/DCT и прочую математику есть вылизанные либы. - Mahagam(09.02.2016 18:29)
        
        Операции с матрицами - это чуть другое, чем "DCT". Это я к тому, что обычно в число стандартных DSP либ оно не входит. - Evgeny_CD(09.02.2016 20:10)
        
        ну дык тогда просто - скомпилил один вариант - посмотрел как оно на асм легло, потом другой вариант. ну и параллелить вычисления из разных адресов, чтобы данные из 8-и разных областей кэша сосались. ну и поднапрячь какой арм что рядом, или PRU, Mahagam(34 знак., 10.02.2016 09:20)
    - С этим согласен. Иначе красивые "100500 MAC за 1 такт" будут бамбук курить, пока в них данные не засунут | высунут. - Evgeny_CD(09.02.2016 17:35)

Средства и методы разработки