16+
Среда
20 ноября
Вход |Карта сайта |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Программируемая логика и ЦОС

 
Новая темаПравила РегистрацияСтатистика Архив
Вернуться в конференциюТопик полностью
Dingo  (18.05.2016 11:00, файл(ы), просмотров: 1797)
Синхронный и асинхронный интерфейсы. Требуется сцепить fifo и внешний интерфейс (см. рис.). Fifo взял готовый, он синхронный. Понимаю, что вопрос из раздела HowTo/FAQ, но как сделать так, чтобы если сигналы внешнего интерфейса будут удерживаться 
несколько тактов внутренней частоты запись/чтение производилась только 1 раз? Мне лучше идею, а не исходник. ("Мне бы схемку аль чертёж")
Прикреплённые файлы:
Скриншот_2016-05-18_14.32.07.png:68 K

fifo.vhd (4 K)
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7528 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXIX