Evgeny_CD, Архитектор (03.02.2017 13:58, просмотров: 250) ответил =AlexD= на Я думаю, дело не в том что они криворукие, а в том, что экономные. Выпустить безэратный чип можно, но для этого нужно выпустить несколько ревизий железа, а это несколько комплектов масок.-
- Есть подозрение, что схемы внутренних блоков постоянно перекраиваются в целях экономии площади, видимо разработчики просто не успевают покрыть всё тестами. - =AlexD=(03.02.2017 14:15)
- Отчасти логично, но тесты пишутся для проверки "периметра" блока - а он как рах при смене потрохов не должен меняться... - Evgeny_CD(03.02.2017 14:20)
- Исследование errata - это отдельная тема. Забавно наблюдать, как одинаковый баг появляется например в NXP, а затем спустя несколько лет у Микрочипа. Или I2C - есть хоть один чип без багов в этом блоке? - vmp(03.02.2017 22:46)
- Да и в UART баги очень часто до сих пор водятся. В новых чипах 2017 года! Просто офигеть... - Evgeny_CD(03.02.2017 22:54)
- Исследование errata - это отдельная тема. Забавно наблюдать, как одинаковый баг появляется например в NXP, а затем спустя несколько лет у Микрочипа. Или I2C - есть хоть один чип без багов в этом блоке? - vmp(03.02.2017 22:46)
- Отчасти логично, но тесты пишутся для проверки "периметра" блока - а он как рах при смене потрохов не должен меняться... - Evgeny_CD(03.02.2017 14:20)
- Есть подозрение, что схемы внутренних блоков постоянно перекраиваются в целях экономии площади, видимо разработчики просто не успевают покрыть всё тестами. - =AlexD=(03.02.2017 14:15)