=AlexD= (03.02.2017 14:15, просмотров: 247) ответил Evgeny_CD на Насчет тестовых чипов понятно, и я даже согласен с такой моделью. Чип простой, неужели нельзя топологию симульнуть на уровне трянзюков??? Или они на средствах разработки, а заодно и на разработчиках (писатели тестов, очевидно) съкономили?надо придумать объяснение этому мудизму, иначе рехнуться можно
-
- Отчасти логично, но тесты пишутся для проверки "периметра" блока - а он как рах при смене потрохов не должен меняться... - Evgeny_CD(03.02.2017 14:20)
- Исследование errata - это отдельная тема. Забавно наблюдать, как одинаковый баг появляется например в NXP, а затем спустя несколько лет у Микрочипа. Или I2C - есть хоть один чип без багов в этом блоке? - vmp(03.02.2017 22:46)
- Да и в UART баги очень часто до сих пор водятся. В новых чипах 2017 года! Просто офигеть... - Evgeny_CD(03.02.2017 22:54)
- Исследование errata - это отдельная тема. Забавно наблюдать, как одинаковый баг появляется например в NXP, а затем спустя несколько лет у Микрочипа. Или I2C - есть хоть один чип без багов в этом блоке? - vmp(03.02.2017 22:46)
- Отчасти логично, но тесты пишутся для проверки "периметра" блока - а он как рах при смене потрохов не должен меняться... - Evgeny_CD(03.02.2017 14:20)