-
- Здесь он упрется в потолок гораздо раньше, чем по Амдалу, т.к. шина памяти будет тормозить, а значительно ее расширить нельзя - мало пинов у чипа. Ксения(679 знак., 13.02.2017 03:22)
- …я и на SoC так хотел, ну да вы все наверняка помните :) Только на меньшем уровне иерархии — вместо каждого модуля памяти там блок M×N бит DRAM, вместо 4 ядер — сделать авторефреш «умным», чтобы он согласно программе что-то куда-то перенёс, Николай Коровин(123 знак., 13.02.2017 15:14)
- Физическая реализация памяти вам виднее, но меня лично ужаснула фраза в описании теста ZEN: "Память DDR4-2400 работала с задержками 17-17-17-39 2T". Не понимаю, как на такой памяти 8 ядер могут показать высокую производительность, а уж про 60 ядер Ксения(26 знак., 13.02.2017 20:21, ссылка)
- Ксения, это стандартные тайминги DDR4 -> --> Интел будет работать с такой памятью точно так же. - Evgeny_CD(13.02.2017 21:50 - 14.02.2017 00:22, ссылка, ссылка)
- Физическая реализация памяти вам виднее, но меня лично ужаснула фраза в описании теста ZEN: "Память DDR4-2400 работала с задержками 17-17-17-39 2T". Не понимаю, как на такой памяти 8 ядер могут показать высокую производительность, а уж про 60 ядер Ксения(26 знак., 13.02.2017 20:21, ссылка)
- …я и на SoC так хотел, ну да вы все наверняка помните :) Только на меньшем уровне иерархии — вместо каждого модуля памяти там блок M×N бит DRAM, вместо 4 ядер — сделать авторефреш «умным», чтобы он согласно программе что-то куда-то перенёс, Николай Коровин(123 знак., 13.02.2017 15:14)
- Здесь он упрется в потолок гораздо раньше, чем по Амдалу, т.к. шина памяти будет тормозить, а значительно ее расширить нельзя - мало пинов у чипа. Ксения(679 знак., 13.02.2017 03:22)