16+
Понедельник
29 мая
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Ксения  (16.02.2017 11:18 - 16.02.2017 11:20) , в ответ на на своих тестах я этой латентности не вижу вы сможете её увидеть в том случае, если исполнение каждой последующей команды будет зависеть от предыдущей. автор: =AlexD=
Так я сразу призналась, что фишку с латентностью не понимаю, а потому камень в меня можно было бы не бросать. 
Мне же хотело бы вас спросить, как, по вашему мнению, должен работать цикл, в котором 5 команд-операций: 1. AVX загрузка из памяти в регистр 2. AVX умножение регистра с памятью (получаем произведение) 3. AVX сложение двух регистров между собой (накапливаем сумму произведений) 4. декремент счетчика (обычная операция) 5. условный JMP на инструкцию 1 (обычная операция) Здесь три AVX-инструкции идут подряд, а за ними идут две обычных. Должна здесь ли учитывать латентность (добавлять такты), когда этот цикл повторятся много-много раз? Или могу просто сложить число микроопераций и на этом успокоиться? Т.е. меня не механика работы процессора занимает, а расчет времени на цикл в тактах.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7525 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVII