16+
Среда
20 ноября
Вход |Карта сайта |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Программируемая логика и ЦОС

 
Новая темаПравила РегистрацияСтатистика Архив
Вернуться в конференциюТопик полностью
POV_  (29.03.2017 23:13) , в ответ на Правда не Verilog, а VHDL так разрисовывает по исходнику Си. Если это чем-нибудь поможет. UPD: Теперь и на Verilog. автор: Dingo
Проверю. Мой вариант с "WTF" рабочий, т.к. ситуации такой не бывает. ИНтерес был академический в конце концов. Девайс работает. 
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7528 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXIX