16+
Пятница
20 июля
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Ксения  (29.03.2017 23:36) , в ответ на Латентность кэша Л3 на порядок меньше, чем у памяти. Тем более, что на него завязан механизм прогноза ветвлений, предвыборок и прочего умного. И заполнение Л3 идёт "с зпаасом". Ну а бесполезность кэша ярко высвечивают последние Интели и АМД у автор: mse homjak
Такой запас - еще одна дополнительная (и чаще бесполезная) нагрузка на шину памяти, которая и так является узким местом во многоядерном варианте. Здесь очень может статься, что этот запас окажется невостребованным, а шину будет нагружать лишними 
пересылками. Довольно очевидно, что в отношении программного кода кеширование вещь чаще всего полезная, а потому здесь делать такой запас несомненно стоит. Однако в отношении данных (а не кода инструкций!), которые читает процессор из памяти, полезность кеширования остается под вопросом. Скажем, прочитав толстую книгу (не справочник), как скоро вы возьметесь читать ее заново? :) Вот и вычислительные задачи для процессора чаще всего выглядят аналогично.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7526 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII