ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
25 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
804329 Топик полностью
POV_ (25.12.2017 20:25, просмотров: 1) ответил POV_ на CPLD, Verilog - надо сгенерировать последовательность пар сдвиговых регистров...
Да, к параллельным выходам регистров надо иметь доступ (в этом же generate)