ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
19 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
809869 Топик полностью
Ксения (15.01.2018 20:46, просмотров: 205) ответил she на Гуглить dds-based low jitter clock, reconstruction filter.
На мой взгляд, у DDS не может быть джиттер лучше, чем той PLL, которая внутри нее тактирует ЦАП. Т.е. частоту у DSS все равно задают не ЦАПом, а каким-то генератором цифровых импульсов, которые затем используют для тактирования ЦАПа и выборки из таблицы. Поэтому ЦАП здесь только мешается, как лишнее звено.
Ответить