ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
28 марта
835242 Топик полностью
Stewart Little (25.04.2018 15:52, просмотров: 288) ответил Evgeny_CD на Древняя ATF15xx Atmel Microchip преподносит сюрпризы. В классах 64 и 128 ячеек.
В качестве ликбеза: нет у MAX V микросхем "на 64 макроячейки". И вообще, у MAX V макроячеек нет :) Архитектура у них - классическая FPGA'шная, основу которой составляют логические элементы, состоящие из 4-входовой LUT и триггера. Потому при необходимости реализовать на MAX V функцию от большого числа переменных логические элементы будут каскадироваться, что приведет к их неоправданному расходу, росту глубины логики и, как следствие - к потере производительности. А в классической CPLD'шнной архитектуре (у MAX3000, ATF15xx или ispMACH4000) каждая макроячейка может реализовать функцию от 36 переменных, емнип. Для оценки переносимости проекта с архитектуры CPLD на архитектуру FPGA используется коэффициент 2,5 - т.е. проект, ложащийся в 64 макроячейки CPLD может потребовать 160 логических элементов FPGA (ключевое слово: "может потребовать", т.к. здесь все будет сильно зависеть от самого проекта). Логические емкости у микросхем семейства MAX V следующие - 40, 80, 160, 240 (с этого места и далее MAX V идентична MAX II), 570, 1270, 2210 логических элементов. Так что приведенные здесь Евгением сравнения цен - от лукавого, и верить им не следует :)