ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
20 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
835677 Топик полностью
Evgeny_CD, Архитектор (26.04.2018 23:38, просмотров: 245) ответил Stewart Little на В качестве ликбеза: нет у MAX V микросхем "на 64 макроячейки". И вообще, у MAX V макроячеек нет :) Архитектура у них - классическая FPGA'шная, основу которой составляют логические элементы, состоящие из 4-входовой LUT и триггера. Потому при
Спасибо за пояснение. Понятие эквивалентной мароячеки Altera Intel вводит сама, дока приложена. Я выбирал ПЛИС для конкретного дизайна, где триггера важнее, вот и не заострил внимание на правильно поднятой Вами проблеме. 
ss-maxv-cplds.pdf
Ответить