16+
Понедельник
19 ноября
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Схемы, платы, компоненты

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
fk0  (01.10.2018 12:25) , в ответ на В общем и целом постарайтесь минимально делать переходы между слоями, так же выравняйте длину цепей в пределах 5мм. Типичная частота тактирования там около 6-15 МГц, не ахти какая, но важно чтобы не было шумов и клок был в хорошей фазе с данными. автор: Ralex
Я думаю клок НЕ ДОЛЖЕН быть в фазе с данными, а порядочно (на четверть-половину) периода отстаёт или опережает. Поэтому выравнивание вряд ли осмысленно (если речь не про гигагерцы, ибо на 30МГц за 1/10 часть периода сигнал пройдёт более 
полуметра). Самое главное, скорей "звенеть" сигнал не должен. А порядочная индуктивность и распределённая ёмкость к этому очень располагают. И все рекомендации на счёт переходов между слоями и т.п. скорей относятся к тому, чтоб минимизировать участки с неоднородным волновым сопротивлением, не знаю как толком назвать, и приблизить его к сопротивлению выходов/входов. И самое главное, конечно, клок. Он вообще звенеть не должен, ибо зачитает лишнее и сбой. Данные звенеть могут, но должны устаканиваться железно до прихода следующего клока. Эффекты на осциллографе с делителем в щупе в принципе видны.
[ZX]
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII