caxapa.ru :: Я думаю клок НЕ ДОЛЖЕН быть в фазе с данными, а порядочно (на четверть-половину) периода отстаёт или опережает. Поэтому выравнивание вряд ли осмысленно (если речь не про гигагерцы, ибо на 30МГц за 1/10 часть периода сигнал пройдёт более

fk0, легенда (01.10.2018 12:25, просмотров: 207) ответил Ralex на В общем и целом постарайтесь минимально делать переходы между слоями, так же выравняйте длину цепей в пределах 5мм. Типичная частота тактирования там около 6-15 МГц, не ахти какая, но важно чтобы не было шумов и клок был в хорошей фазе с данными.

Я думаю клок НЕ ДОЛЖЕН быть в фазе с данными, а порядочно (на четверть-половину) периода отстаёт или опережает. Поэтому выравнивание вряд ли осмысленно (если речь не про гигагерцы, ибо на 30МГц за 1/10 часть периода сигнал пройдёт более полуметра). Самое главное, скорей "звенеть" сигнал не должен. А порядочная индуктивность и распределённая ёмкость к этому очень располагают. И все рекомендации на счёт переходов между слоями и т.п. скорей относятся к тому, чтоб минимизировать участки с неоднородным волновым сопротивлением, не знаю как толком назвать, и приблизить его к сопротивлению выходов/входов. И самое главное, конечно, клок. Он вообще звенеть не должен, ибо зачитает лишнее и сбой. Данные звенеть могут, но должны устаканиваться железно до прихода следующего клока. Эффекты на осциллографе с делителем в щупе в принципе видны.

[ZX]

Ответить

- думаю, что все друг друга поняли. ща другим занят, но позже буду смотреть, влияют ли настройки "скорости" GPIO у STM32F413 на альтернативную функцию (SDIO). надежда слабая - Vit(01.10.2018 12:34 - 12:43)
  - Так специально же делают "плавный slew rate" чтоб не звенело. Хотя это палка о двух концах. Конкретно в случае клока -- он идёт в одну сторону, поэтому лучше всё лучше поотключать и получить минимальное сопротивление выхода, после чего довести его fk0(95 знак., 01.10.2018 12:39)
    - дык ещё не важно, в какую сторону крутить - вопрос, возможно ли это. - Vit(01.10.2018 12:45)

Схемы, платы, компоненты