ARM, RISC-V контроллеры

890703

Vit (22.12.2018 15:08, просмотров: 538)

Заглянул в SystemInit от куба для STM32L476 и возник вопросец: зачем положили ожидание статуса (RCC_CFGR:[SWS]) после собственно переключения SysClk (RCC_CFGR:[SW])? вместо 2-х waitstate?

Ответить

- Тогда уж вообще ждать не надо. - SciFi(22.12.2018 15:11)