caxapa.ru :: Хз о чем вы с Мбеддером говорите. Мне кажется, можно въехать в нужную сетку частот с помощью набора таблиц и изменения интервала DMA. Вопрос ТЗ.

VLLV (13.01.2020 20:14, просмотров: 182) ответил Крок на Не набор. Я и МБеддер предлагали (здесь) два рекурентных алгоритма. На 5 и 6 пиковых (процессор такой) тактов. Разрядность - 32. Всплыла одна фича, которая для меня оказалась багой - у них период иррациональный (если считать в расчётных циклах). А

Хз о чем вы с Мбеддером говорите. Мне кажется, можно въехать в нужную сетку частот с помощью набора таблиц и изменения интервала DMA. Вопрос ТЗ.

Ответить

- И какой самый мелкий интервал? Какой максимальной скорости можно достигнуть? И кто тут больше тормозит DMA или DAC (подозреваю, последний)? - Ксения(13.01.2020 20:30)
  - 1. У DAC в ST большое внутреннее сопротивление, но это решается повторителем. 2. Что касается максимальной скорости, то дело не в тормозах, а точности генерации частоты, Вам же не просто максимальная нужна, а частота с заданной точностью и VLLV(37 знак., 13.01.2020 20:45)
    - У меня сейчас этим занимаются 2 модуля на DDS типа AD9834 (каждая генерит свою частоту), см. ссылку. Кварц на них стоит 75 МГц, внутри 10-битный DAC, частота генерации до 150 КГц. Я бы хотела, пользуясь тем, что у моего SMT32H743 тактовая частота Ксения(120 знак., 13.01.2020 22:08, ссылка)
      - Еще раз: Возможности синтезаторов частоты намного больше возможностей микроконтроллера в части установки нужной частоты, т.к. в микроконтроллере все, что можно сделать - управлять периодом синуса и временем между отсчетами. Поэтому нужно реальное VLLV(61 знак., 13.01.2020 22:22)
        
        Мне сверхвозможности не нужны: одна DDS держит частоту 150 КГц постоянно, а другая постоянно держит частоту 150 Гц. Это полностью стационарный режим, ничего в нем изменять во время эксперимента не требуется. Т.е. нужны две синусоиды Ксения(17 знак., 13.01.2020 22:36)
        
        Две частоты синхронно? 150 кГц - какие требования к разрядности/количеству отсчетов за период? - VLLV(13.01.2020 22:39)
        
        Синхронизация между частотами не требуется. Разрядность ту, какая максимально есть у DAC, интегрированного в чип данного STM32 (10-12 bit). А вот количество отсчетов для частоты 150 КГц нужно максимально достижимое, а для частоты 150 Гц - неважно. Ксения(83 знак., 13.01.2020 23:13)
        
        Не пойму я вас. Если частота фиксированная поставьте узкополосный фильтр на 150КГц и будет вам чистейший синус. Что-то вы не договариваете в задаче. - 3m(14.01.2020 10:37)
        
        Фильтр-то у меня есть - у меня синуса нет! :) - Ксения(14.01.2020 11:48)
        
        Хороший фильтр даже из прямоугольника сделает синус :-). Ну а если серьёзно, в синусе из 16 ступенек первая из гармоник - 15, далее 17, 31, 33 и дальше парами. Амплитуда 1/n. После ФНЧ второго порядка - 1/n куб. Сами перемножите? - Крок(14.01.2020 13:09)
        
        Если ступеньки соответствуют мгновенным значениям синуса, то никаких "гармоник" в спектре не будет. Будут "лишние" спектральные составляющие вида N*Fsmpl±Fsin. Где N=1,2,3... - mse homjak(14.01.2020 13:22)
        
        Мсье программист? - Крок(14.01.2020 14:47)
        
        Мсье делает на ДДСках измерительную технику и настойчиво овладел документацией от АД. "Гармоники" в спектре ДДС совсем не гармоники и непонимание этого факта может привести ко вполне реальным граблям на ровном месте. - mse homjak(14.01.2020 14:51)
        
        Для того, чтобы "овладеть" документацией от АД по теории ДДС нужно, в зависимости от начальной подготовки, от трех минут до получаса максимум. Вся теория изложена ровно на одной странице даташита. Приложу, пожалуй, ключевую картинку из даташита по my504(46 знак., 14.01.2020 16:30 - 16:36)
        
        Люди попроще 16-ступенчатый синус делают на сдвиговом регистре, не напрягая для этой цели ДДС. Но даже синус, изготовленный с помощью ДДС содержит ступеньки. Наверное у вас принято называть "лишние" частоты в спектре сигнала не гармониками, а Крок(42 знак., 14.01.2020 15:04)
        
        Эти ступеньки, продукты переноса основной частоты Fsin относительно гармоник Fsmpl. Непонимание этого простого факта приводит, либо к ненужному наворачиванию мегафильтров, либо к установке "второго порядка для подавления нессущей", которой в mse homjak(426 знак., 14.01.2020 15:16 - 15:26)
        
        Какая частота выборок и какой фильтр? - my504(14.01.2020 11:57)
        
        ФНЧ второго порядка - любой из известных. Частота выборок, как указано в тексте, в 16 раз больше частоты синтезируемого синуса. - Крок(14.01.2020 13:14)
        
        Второй порядок - это -12 дБ/окт. То есть он подавит к исходному соотношению на 48 дБ. То есть децибел на 60 накачка будет подавлена. Вполне себе нормальный синус. - my504(14.01.2020 13:40)
        
        "Накачки" в спектре сигнала ДДС нет. Совсем. В принципе. - mse homjak(14.01.2020 14:54)
        
        Посчитал точнее для соотношения частот 1/16. Уровни боковых на частоте накачки будут по -35 дБ каждая. То есть грубо, суммарный уровень -30 дБ от сигнала. И 48 добавит ФНЧ 2 порядка. Итого - реально получить -75 дБ подавления. - my504(14.01.2020 16:08)
        
        Речь естественно идет не о самой частоте накачки, а о суммарно-разностных частотах накачки и сигнала. Просто особой разницы нет, когда при накачке 75 МГц и сигнале 150 кГц разговор идет о подавлении частот 74,85 МГц и 75,15 МГц. - my504(14.01.2020 15:42)
        
        При слишком высоком соотношении частот и при малой разрядности, может оказаться, что на несколько тактов сэмплирования, приходится одно и то-же значение. Т.е. эффективная частота сэмплирования падает, значит, разностно-суммарное может пролезть за mse homjak(40 знак., 14.01.2020 17:57)
        
        Просто Вы не умеете её готовить - Крок(14.01.2020 15:08)
        
        Умею. Чему доказательство - линейки приборов в Госреестре. - mse homjak(14.01.2020 15:19)
        
        Из моего черновика. Точка опоры(1435 знак., 14.01.2020 00:05 - 07:23)
        
        А почему тогда копеечная AD9834 на тактовой 75 МГц может, а моя бандура (STM32H7) с тактовой 400 МГц не может? У нее что, ЦАП в 10 раз хуже? - Ксения(14.01.2020 01:45)
        
        Потому, что у неё алгоритм в железе. Точка опоры(116 знак., 14.01.2020 07:27)
        
        Еще CPLD не рассматривали. Частота 400 МГц реальна, в периоде 11 разрядов. Только я перестал понимать, если на выходе аналог, частота фиксирована и несинхронна, зачем цифра вообще? - VLLV(14.01.2020 09:47)
        
        Эта тема вновь всплыла на поверхность из-за того, что мне захотелось повторить на более современном и быстродействующем МК то, что было прежде достигнуто на Х-Меге. В старом проекте я генерила частоты с помощью пары DDS AD9834 (каждая на своем Ксения(464 знак., 14.01.2020 12:01)
        
        Для фиксированного синуса и меандр хорош. Отфильтровать его как следует - дело нехитрое. - SciFi(14.01.2020 12:04)
        
        Об этом в прошлый раз уже все уши прожужжали. Без толку. - fk0(14.01.2020 12:27)
        
        В хорошем бразильском сериале амнезия в каждой сотой серии - всегда удачный авторский приём. - SciFi(14.01.2020 12:30)
        
        Как пишут ниже - это эротическая фантазия нашей дамы. И я согласен с этим комментарием, т.к. "запиливание" этой темы идёт уже года два (если не больше), а воз - не сдвинулся с места. Точка опоры(228 знак., 14.01.2020 10:57, ссылка)
        
        Требование отсутствия пропусков кодов неочевидно, зависит от применения. - VLLV(14.01.2020 00:16)
        
        Так я понял "количество отсчетов для частоты 150 КГц нужно максимально достижимое". - Точка опоры(14.01.2020 07:18)

Схемы, платы, компоненты