caxapa.ru :: Разводка PCB под [BGA 0.65]. Как сейчас правильно это делать?

Evgeny_CD, Архитектор (03.06.2020 23:07, просмотров: 8662)

Разводка PCB под [BGA 0.65]. Как сейчас правильно это делать?

Пусть у нас будет вот такой неприятный корпус.

http://caxapa.ru/1009374/

Изящные методы шахматного fan-out, описанные в документе ниже, не сработают

AN10778.pdf

Laser VIA не хочется. Денег жалко.

Видимо, надо творить Via-in-Pad

https://www.multi-circuit-boards.eu/en/pcb-design-aid/drills-throughplating/via-in-pad.html

Для сверел 0.2 оно как раз дает минимальный шаг 0.6, но вроде как в заказном варианте даже 0.5 обещают, что вообще супер (но боюсь жабу это не обрадует).

Как я понял, весь стек PCB (в предположении, что он будет 6 или 8 слоев) проткнуть таким VIA не получится, там что-то типа VIA на 2 или 4 слоя получится, что добавит отдельного веселья при разводке.

Как мудрые люди это правильно разводят?

Ответить

- Все таки, как правильно разводить? - Evgeny_CD(05.06.2020 16:48)
  - Как правильно - не знаю. Но если делать дорожка/зазор 0.1/0.1 и VIA 0.4/0.2 (предел Резонита на срочке), то вполне лезет стандартным способом. А возможно даже и в 4 слоя поместится. - LightElf(05.06.2020 18:53)
    - Спасибо! - Evgeny_CD(05.06.2020 19:24)
    - Ага, оно почти в один слой ложится :). Не вижу проблем. 0.65 это конский шаг по нынешним временам. Moлoдoй кoллeгa(1 знак., 05.06.2020 19:15, картинка)
      - Спасибо! У тебя шаг сетки 0.2 мм? - Evgeny_CD(05.06.2020 19:27)
        
        0.1625mm - кратно 0.65. Pad - 0.3, via 0.2/0.4, track 0.1 - Moлoдoй кoллeгa(05.06.2020 20:43)
        
        В левом нижнем забористо получилось. - Evgeny_CD(05.06.2020 19:28)
        
        Ну это же эскиз :), накидал на скорую руку, просто там по сетке так вышло. - Moлoдoй кoллeгa(05.06.2020 20:42)
        
        Художник так видит :) - LightElf(05.06.2020 19:30)
  - придушить жабу. Дoктyp77(61 знак., 05.06.2020 18:49, )
    - В части серии согласен. Идет понимание как удешевить опытные запуски, коих будет немало. Evgeny_CD(72 знак., 05.06.2020 19:26)
      - Есть другой способ Дoктyp77(194 знак., 05.06.2020 19:42, )
- Чёйта? Moлoдoй кoллeгa(40 знак., 03.06.2020 23:19)
  - А там 5 или 6 рядов. И как ты вытащишь сигналы "шахматкой"? - Evgeny_CD(03.06.2020 23:23)
    - В чем проблема сделать так же как на этой картинке? Может быть не в 4 слоя, но в 6(4сигнальных) то уж точно влезет. Moлoдoй кoллeгa(1 знак., 03.06.2020 23:36, картинка)
      - Шаг сетки VIA у NXP - двойной! И я не уверен, что с теми же дырками и зазорами удастся перейти на одинарный шаг. А с двойным шагом только 4 ряда и все. - Evgeny_CD(04.06.2020 00:02)

Схемы, платы, компоненты