- Налетай-торопись. БУшка, походу. Если из аппаратуры, то флэша не
поюзаная должна быть. Бегущие огни будут зачотные. mse homjak(1 знак., Вчера, 21:40, pld, ссылка)
- Народ, а Altera MaxV после включения и отработки встроенного
PowerOnReset отрабатывает инициализацию регистров типа reg [5:0]
PauseCounter = 6'b0; или оставляет их в случайном состоянии? - Mty1(09.02.2025 23:36, pld, полностью)
- Стиль кода Verilog - поделитесь опытом. Какие есть принципы,
облегчающие чтение кода, и исключающие ошибки. Для затравки - я
пишу регистровые переменные rCounter а wires - wStrobeStop. begin и
end для однострочных операторов опускаю. Но не уверен что это
хорошая идея. Раздумываю. Инверсные сигналы обозначаю _OverTEMP Mty1(36 знак., 08.02.2025 00:31, pld, полностью)
- Есть некоторый цифровой канал передачи голоса (дискретизация 8 кГц,
кодирование a-Law). В канале время от времени, редко возникают
громкие щелчки. Это не было большой проблемой, пока цепочка
аппаратуры, через которую идут данные, не стала длиннее, а канал не
вывели на постоянно включенный динамик. Щелчки стали возникать чаще
и их все теперь очень хорошо слышно. Существует ли какой ли
какой-то относительно простой алгоритм, который мог бы щелчки из
сигнала вырезать? AlexG(401 знак., 09.02.2025 04:44, pld, полностью)
- Щелчек => импульсная помеха => появления 00 или FF в
единственной позиции в потоке данных. Простой алгоритм = медианный
фильтр на 3 позиции (не среднее!). Лучше конечно посмотреть поток
данных на входе и выходе перед тем как превращать в аналоговый. - Boвa(09.02.2025 11:16 - 16:04)
- Вот что-то нагуглилось: SciFi(1 знак., 09.02.2025 11:48, ссылка)
- Легче найти первопричину, чем сооружать костыли - argus98(09.02.2025 11:15)
- Импульсный фильтр = ограничение скорости изменения - General(09.02.2025 09:47)
- Если система передачи данных синхронная, то на каждом участке нужно
мониторить состояние Slip буфера на каждом из участков. Michael75(409 знак., 09.02.2025 09:21)
- у вас классическая схема - передатчик, среда передачи данных,
приемник. для начала состегните передатчик и приемник и погоняйте
трафик. ошибки ушли - проблема канала, ошибки остались - косяки
вашей аппаратуры. в зависимости от типа среды передачи (оптика,
медь, коаксиал) подберите цифровой тестер на условный BERT (bits
error rate) и разбирайтесь со средой и возможными ретрансляторами.
для оптики еще полезно уровни померить, для меди - поискать
источники помех. ваши ошибки jury093(534 знак., 09.02.2025 09:15,
)
- Если это нарушение пакета данных, то адрес = роскомнадзор. - bnb62(09.02.2025 05:05)
- Посоветуйте как получить в verilog анализ состояния байта. Если в
байте выставлен 0 или 1 бит - выходной строб в 0. Если 2 или более
- строб в 1. Короче должно быть не более 1 бит, тогда 0. Сейчас
делаю так - Mty1(97 знак., 03.02.2025 02:27, pld, полностью)
- Вычислить RMS синусоидального сигнала на ходу. Частота меняется
сравнительно медленно и в любой момент заранее известна.
Классическая формула корень из суммы квадратов дает результат с
запаздыванием на n-ное количество точек. В одном из режимов работы
прибора имеется возможность получать 2 сигнала, исходный и
квадратурный. Там все красиво, берем в каждый момент времени корень
из суммы квадратов прямого и квадратурного, в результате сразу
получаем прямую линию на выходе, без Yurasvs(419 знак., 06.12.2024 11:36, pld, полностью)
- Пытаюсь понять что значит RMS синусоиды на ходу? Оно по определению
среднеквадратичное значение на интервале времени. Может речь об
экстраполяции некой функции синусоидой? - Codavr(06.12.2024 22:19)
- Тут есть одно замечание. Если это синус и "частота меняется слишком
медленно", то "слишком медленно" меняется и амплитуда. Поэтому нет
никакой проблемы с задержкой в четверть периода. А если вас волнует
четверть периода, тогда это НЕ синус. И потому вычисление RMS через
амплитуду не катит. ЗЫ. Я больше скажу. RMS имеет физический смысл
только как интегральная за период величина. "Мгновенное значение
RMS" - это оксюморон. - my504(06.12.2024 22:08)
- У зайлога был проц с конвольвером шумоподобных сигналов, Z87000 или
Z87200, вроде, там хитрый способ приближенного вычисления корня:
берутся модули от квадратуры, и корень - половина разности большего
и меньшего значений. Точнее не скажу, инфа на сдохшем компе
осталась, который вытащить затруднительно. - Visitor(06.12.2024 18:04)
- Преобразование Гильберта делается фильтром Гильберта, оно вращает
фазу на 90 градусов. Как и какой другой фильтр он даст задержку.
Если частота известна, определить ещё и фазу, завести DDS с такой
же частотой и фазой. Тогда в любой момент текущее значение делённое
на значение с DDS даст амплитуду. Если синус чистый, RMS от
амплитуды отличается на константу. - mr-x(06.12.2024 14:18)
- Производной синуса является косинус. Но тут есть оговорка про
погрешности, возникающие при оценке производной измеренного
сигнала. - SciFi(06.12.2024 11:41)
- Есть эмулятор ICE-1000 от Analog Device. После расспросов и
расследований выяснилось, что с ним произошла ситуация, которая по
ссылке. Если ссылка вдруг не откроется, дублирую текстом, и с
переводом. Вот по последнему абзацу - неужели действительно никак
нельзя реанимировать? Ведь дело только в прошивке, если не
ошибаюсь. Вдруг кто-нибудь сталкивался с этим? Этo_Я(1946 знак., 24.10.2024 00:22, pld, ссылка)
- Кароч, нарвался на очередного китаицкаго ФПГА вендора. Встречайте,
AGM micro. Кто что слышал? Камушки, вроде, ничо. На Ефинде тока
китайцы без цен. ЖЛСПСБ говорит, что да,
демоны были но они самоликвидировалисьторговали, но щас всё, в завязке. Загадко, аднак... mse homjak(1 знак., 09.10.2024 23:32, pld, ссылка, полностью)
- Камрады, а подскажите по способам формирования сигналов? Задача -
сделать ЧМ-модулированный сигнал 11 +/- 0.625 кГц. Решение "в лоб"
не получается. Как оценивал: В СТМ-ке (самый распространённый)
тактирование таймера 24МГц, вывод на ЦАП по 8-ми точкам хотя бы.
24000 / (11.625*8) = 272,7 (делитель), обратный расчёт: 24000 / 8 /
272 = 11.029 кГц Меняем делитель на единицу: 24000 / 8 / (272+1) =
10.989 кГц Dingo(172 знак., 15.09.2024 05:10, pld, полностью)
- Вернулся к теме. Пытаюсь понять механику работы. Максимальный
период выходного сигнала - когда аккумулятор фазы увеличивается
буквально на 1 за такт, тогда период = 2^N, где N - разрядность
аккумулятора фазы. Увеличивая М (значение инкремента) уменьшаем
период. А вот если при гипотетическом 4-х битном аккумуляторе взять
М=15, то счёт пойдёт "назад" всё с тем же периодом 2^N Для синуса -
монопенисуально, а если сигнал не симметричен? То есть брать М Dingo(157 знак., 07.10.2024 12:48, картинка)
- "Порисовал" в excel. Что по сути происходит? Есть период счёта 2^N;
уменьшим эту величину до обозримой, но не вырождающегося значения,
пусть будет 2^4=16. И мы возжелаем сформировать не синусоиду, а
пилу; и ЦАП будет на все разряды. Ui ∝ idx. Тогда при М=1 мы для
формирования формы сигнала будет задействован интервал Tref*16; при
М=2 будет пропускаться через значение, но за счёт этого в Tref*16
поместится два периода вырабатываемого сигнала. И для М=3 - три. Dingo(231 знак., 08.10.2024 07:56, картинка, картинка)
- Выбирать значение для инкремента больше половины аккумулятора,
бессмысленно. Да и половина, тожэ, такое себе. Математически, вы
уйдёте в область "отрицательных" или "зеркальных" частот.
Физически, это тот жэ самый хер, но вид сбоку. - mse homjak(07.10.2024 14:13)
- При чем здесь ЦАП? вы хотите синтезировать синус? Тогда какова
скорость, хм. полоса частоты модуляции? Если модулировать таймер в
каждом периоде, то bnb62(341 знак., 16.09.2024 19:07)
- Классику от ЛИ рекомендовали? Andreas(2 знак., 15.09.2024 20:00, ссылка, ссылка)
- А как насчет разрыва фазы? если фаза должна быть фаза неразрывна,
то только ГУН или DDS. DDS это очень просто. IBAH(394 знак., 15.09.2024 14:37)
- Аналоговый вариант решения не рассматриваете? Оно не сложно. Можно
и хорошую термостабильность получить. А вообще формирование DTFM на
PIC посредством DDS делал, аккумуляторы 16 бит, выход - старшие 8
бит акк. после обращения к таблице синуса ШИМ ом на частоте 19200.
Причем, через раз отсчеты одной из 2х групп частот. После ФНЧ
картинка как в учебниках. Для DDS расчеты совсем другие будут. - Visitor(15.09.2024 12:44)
- Поискать в однокристальных приемопередатчиках, с возможным
изменением задающего кварца. - jlm(15.09.2024 11:24)
- DDS -> argus98(1 знак., 15.09.2024 10:42, ссылка)
- Что-то этакое? Toчкa oпopы(1 знак., 15.09.2024 10:24, ссылка)
- Кто сказал DDS? SciFi(1 знак., 15.09.2024 09:55, ссылка)
- Я так понимаю, что нужна не ЧМ, а ЧМн. Сиречь, манипуляция двумя
частотами 10,375 и 11,625 кГц. Если невозможно применить DDS, то
остается найти наименьшее общее кратное. Оно равно 964,875 кГц. В
восемь раз выше - 7,719 МГц. В Кварце (на Буженинова 16) дают 7,72
МГц. Возможно они вас устроят... - my504(15.09.2024 09:52)
- Где ЦАП и где ЧМ? - Kpoк(15.09.2024 09:47)
- Хабарка: "Лучшие доклады последних FPGA-Systems: от выбора
стратегии верификации до Quake 2 на RISC-V" Toчкa oпopы(1 знак., 01.08.2024 19:08, pld, ссылка)
- Altera MAX V -резисторы на JTAG. В доке на MAXV прочел, что
внутренне линии JTAG подтянуты к Vdd или земле. Выходит на Jtag
разъеме не надо ставить резисторов, но не смотря на это их ставят
во всех проектах что я видел. Где правда? Есть оговорка, что если
есть JTAG Chain из девайсов, то резисторы могут быть нужны. Это я
не совсем понял, имеется в виду несколько чипов, соединенных по
JTAG? Mty1(140 знак., 10.07.2024 14:38, pld, ссылка, картинка, полностью)
- Друзья, Altera/Intel в мануале на MAX V пишет, что 5M160 можно на
плате заменить на 5M240 или даже 5M570 - они вертикально
совместимы. Только мол в старших чипах больше ног под питание. И
мол Quartus в этом поможет, в нем есть фишки для проектирования "на
вырост". Мне не совсем понятно как это реализовать. Я развожу плату
под 5M570 - максимальный чип, и просто не использую ноги, которые в
младшем чипе под пины данных? Mty1(2 знак., 06.07.2024 23:27, pld, картинка, картинка, полностью)
- Смотрю цены на Altera MAXV 240 (240 ячеек) - в районе 1900р 2шт
поставка ~30 дней. Смотрю Xilinx CoolrunnerII на 128 ячеек - 5600
(!) сроки те же. И это не только в одном месте. Почему такая
разница в несколько раз? - Mty1(28.06.2024 11:44, pld, полностью)
- Поругайте / похвалите код на Verilog. Функция задержки 50мкс. После
снятия сигнала wStart держит на проводе wPause50 сигнал еще 50 мкс.
Первый опыт с Verilog. "че то я очкую, Славик". Смущает то, что в
виде схемы выглядит чудовищно. Mty1(396 знак., 17.06.2024 20:33, pld, картинка, полностью)
- Что то я не пойму из мануала Intel MAXV - что делает User Flash
memory? С одной стороны написано что это general-purpose user
storage (пользовательское хранилище общего назначения). А с другой
стороны - The UFM provides programmable port connections to the
logic array for reading and writing - что используется для
соединения с портами (пинами?). Не пойму, эта память доступна для
какой либо работы с ней, или нет? Mty1(1 знак., 23.06.2024 14:16, pld, картинка, полностью)
М. А. Бонч-Бруевич, 1888 год
Alka Seltzer, 1931 год
Прогнозы IT рынка аппаратных решений. Половина компаний закроется вторую полови...
С 2025 года отечественные ученые начали работать по заявкам производственных предп...
Поддержка по программе обратного инжиниринга комплектующих вырастет до 150 млн ру...
vStack и компания Звезда подтвердили совместимость своих флагманских решений . Пр...
Линзы Asahi Optics серии 3x8 для уличного и промышленного освещения Asahi Optics - известны...
Новый процессор Loongson будет конкурировать с чипами Intel Core i7 - 4PDA https://4pda.to/2025/02/19/438809/no...
В России планируют ввести новые правила продажи электроэнергии для промышленных ...
