Программируемая логика и ЦОС

POV (08.02.2025 00:38, просмотров: 88) ответил Mty1 на Стиль кода Verilog - поделитесь опытом. Какие есть принципы, облегчающие чтение кода, и исключающие ошибки. Для затравки - я пишу регистровые переменные rCounter а wires - wStrobeStop. begin и end для однострочных операторов опускаю. Но не уверен что это хорошая идея. Раздумываю. Инверсные сигналы обозначаю _OverTEMP