- Неожиданная епитимия мне выпала - проверить, не криво ли сделали
схему на Альтере. Так, ссуко, не могу найти документ,
регламентирующий подачу питания и программирования на ноги
конкретного камня. Всю критику Микрочипа забираю взад. Назначаю
Интель эталоном отстоя. - Kpoк(07.10.2022 11:04, pld, полностью)
- Ищущий да обрящет. Держи. Stewart Little(213 знак., 07.10.2022 14:44, ссылка, ссылка)
- (Удалено) Формулируй чётче, а то непонятно об чём речь. - mr-x(07.10.2022 12:50)
- Под регламентом что понимается, цоколёвка или времянки? Что за ИМС? - Toчкa oпopы(07.10.2022 12:01)
- Цоколёвка, вестимо. epm7256 о 144 ногах - Kpoк(07.10.2022 12:03)
- Какая буква после 7256? В течении дня гляну в старых запасах, если
никто не опередит. - Toчкa oпopы(07.10.2022 12:23)
- АЕТ - Kpoк(07.10.2022 12:29)
- Держи. Toчкa oпopы(1 знак., 07.10.2022 14:30, ссылка)
- Спасибо. Выводы для программирования с трёх разных бортов - это
тонкий юмор, недоступный старому пикоману. Собственно этот пассаж
на проверяемой плате и ввёл меня в смущение. - Kpoк(07.10.2022 14:40)
- Это артефакт древней цывилизаццыи, когда эти приблуды соединялись
последовательно 100500шт... - mse homjak(07.10.2022 14:47)
- А между ними что-нибудь размещалось? Или ещё и остальными ногами
друг с другом соединялись? - Kpoк(07.10.2022 15:34)
- JTAG (TCK, TMS) - соединялся цепочкой (TDI, TDO) через все желаемые
ИМС. Можно прошить, "подрыгать" любой ножкой или принять данные
извне. Остальные ножки - по усмотрению разработчика. Или что? - Toчкa oпopы(07.10.2022 17:21)
- Ну если на плате кроме камней Альтеры, нет ничего - такая матрица
из Альтер, то конечно имеет смысл оптимизировать расположение ног
программирования с расчётом на такую цепочку. А если полно всякой
всячины кроме, то вроде как бы копеешный выигрыш в трассировке. - Kpoк(07.10.2022 18:41)
- Дык, ЖТАХ, это не только про Альтеру. Так можно соединить все, у
кого есть, а, потом, по цепочке проверить всё на замыкания,
соединения и всё такое. Хотя да, разводил и матерился. Но, конечно,
матерился не так, как разводя ПИК32МZ2048... - mse homjak(08.10.2022 14:28)
- Чтобы шить по стотыщ штук на производстве одним программатором.
Было время, когда и компьютер и программатор стоили существенных
денех. Даже для предприятия. - Codavr(08.10.2022 00:58)
- Плюс один. - Toчкa oпopы(07.10.2022 15:28)
- альтера держит эту инфу в Device Family Pin Connection Guidelines - фyтбoлиcт(07.10.2022 11:27, )
- Дык, вроде, никогда промблемм не было. Особенно по ногам и
питаниям. - mse homjak(07.10.2022 11:14)
- [iCE40UltraPlus] Уже известное семейство, читаем доку и офигеем. Two of the iCE40 UltraPlus I/Os can be used to interface to higher performance I3C ->. Evgeny_CD(24.08.2019 00:46 - 00:49, pld, ссылка, полностью)
- С продукцией GOWIN Semiconductor кто нибудь работает? Интересует
среда программирования - Make_Pic(28.09.2022 11:14, pld, полностью)
- openFPGALoader - Universal utility for programming FPGAs.
Compatible with many boards, cables and FPGA from major
manufacturers (Xilinx, Altera/Intel, Lattice, Gowin, Efinix,
Anlogic, Cologne Chip). openFPGALoader works on Linux, Windows and
macOS Evgeny_CD(4 знак., 09.09.2022 15:14, pld, ссылка, ссылка)
- VHDL, Verilog and SystemVerilog Lint Tools Evgeny_CD(1 знак., 09.09.2022 15:11, pld, ссылка)
- Verilog clone of [YM2149] музыкальный синтезатор Spectrum Evgeny_CD(1 знак., 04.09.2022 02:58, pld, ссылка)
- Что то есть доступное CPLD на 250/500/1000 макроячеек - китайское,
импортное-зловредное, российское (мечтаю), главное чтобы было
доступное покупабельное? - Make_Pic(07.08.2022 15:43, pld, полностью)
- А нет ли у кого статьи ОБЗОР ПЛИС КИТАЙСКИХ ПРОИЗВОДИТЕЛЕЙ из
журнала Электроника НТБ №4/2022 ? AlexG(1 знак., 25.07.2022 22:06, pld, ссылка, полностью)
- Аааааа!!!! [PCILeech] uses PCIe hardware devices to read and write target system memory.
This is achieved by using DMA over PCIe. No drivers are needed on
the target system. Evgeny_CD(33 знак., 20.07.2022 00:58, pld, ссылка, ссылка, полностью)
- "Как вам возможность писать код на C#, вместо хардкорного VHDL или
Verilog, с последующей загрузки .NET сборок на FPGA процессоры
Xilinx для непосредственного исполнения? Открытый проект Hastlayer
преобразует сборки .NET в низкоуровневый код для FPGA процессоров,
обеспечивая максимальный параллелизм и низкое энергопотребление." Toчкa oпopы(154 знак., 06.07.2022 21:37, pld, ссылка, полностью)Evgeny_CD
- "Несколько слов об отладке 1Gb Ethernet-проектов на ПЛИС" Evgeny_CD(1 знак., 20.07.2022 01:16, pld, ссылка)
- Вопрос старожилам про MAX7000S - каков ресурс перепрограммирования
у этой серии? vpv.vpv(1079 знак., 13.07.2022 08:26, pld, полностью)
- Verilog and SystemVerilog cheatsheet Evgeny_CD(1 знак., 13.07.2022 11:20, pld, ссылка, полностью)
- [Logic] CMake, SystemVerilog and SystemC utilities for creating,
building and testing RTL projects for FPGAs and ASICs. Evgeny_CD(1 знак., 27.06.2022 13:36, pld, ссылка, полностью)
- [SVUnit] is an open-source test framework for ASIC and FPGA
developers writing Verilog/SystemVerilog code. Evgeny_CD(1 знак., 27.06.2022 13:39, pld, ссылка)