- Это всё %ня. Гляньте на поипень mse homjak(1128 знак., 24.11.2021 00:23, pld, картинка, картинка, полностью)
- если тактовые получены логикой (всякими там делителями), а не вышли
напрямую из PLL, то работоспособность схемы будет зависеть от фазы
луны и положения планет. Mahagam(364 знак., 24.11.2021 12:34)
- пять копееек. Zoro(197 знак., 24.11.2021 10:03)
- 1да. 2 из mclk получаю div10clk путём "div10" 3. nTXstart
получается из сигналов nSel, nWE. Эти сигналы работают в том и
другом случае и на разницу вработе не должны влиять. Такое
впечатление, что Квартус чота криво оптимизировал. щас попробую
изолировать счотчик от регистра путём вывода сигнала компаратора
отдельно. Нипамагло. - mse homjak(24.11.2021 11:25)
- 2) из mclk получаю div10clk путём "div10" Zoro(180 знак., 24.11.2021 11:48)
- Квартус знает. В проекте есть счётчик, который делит на 10. Тут,
походу, какая-то принципиальная лажа. РТЛ показывает адекватную
картинку в том и ином случаях. Т.е. с точки зрения логики описания
всё в норме. Но какая-то конструкция описания неадекватно
воспринимается синтезатором. - mse homjak(24.11.2021 11:58)
- Я вижу такие странные места misyachniy(356 знак., 24.11.2021 13:29)
- Я такие сопли уже вылизывал. С этого и начал. Пох. - mse homjak(24.11.2021 13:40)
- там тактовые из делителей сделаны. остальное фигня. - Mahagam(24.11.2021 13:34)
- Не вижу проблемы на этих частотах. Оно всё синхронное по mclk.
Интересно другое. Немного переписал, чтобы найти добавку, которая
из рабочего варианта делает нерабочий. Оказалось, сдвиговый регистр
передатчика. mse homjak(820 знак., 24.11.2021 13:47)
- а если оный вариант смотреть после синтеза - так докучи 8 латчей на
генерило. Zoro(170 знак., 24.11.2021 14:37)
- о бля. аж три клока на пяти строках текста. вангую, что с таким
подходом глобальные клоковые линии давно закончились, и клоки
гонятся по обычным линиям. в этом случае неработоспособность почти
гарантирована. Mahagam(268 знак., 24.11.2021 14:05)
- Это пустая микросхема и 2МГц частота. Синхронная схема. Тут нечему
не работать. - mse homjak(24.11.2021 14:24)
- асинхронная схема. а частота похер. скажи, сможешь пояснить что
означает слово "синхронный" в названии К155ИЕ7, и слово
"асинхронный" в названии К155ИЕ5 ? Mahagam(91 знак., 24.11.2021 14:36)
- Вот схематик. Красненькое, это клок. Не знаю, что у вас там рисует
ваш инструмент. mse homjak(2 знак., 24.11.2021 14:52, картинка, картинка)
- у меня нет квартуса. Это после синтеза или имплимента ? и почему
data в воздухе болтается ? Zoro(69 знак., 24.11.2021 15:05)
- Это Technology Map Viewer(post mappping). Дата болтается, потому,
что я тот кусок закомментировал, иначе вообще % что разглядишь.
Смысл в том, что каждая из частей схемы синхронная. Что, собственно
и у вас видно. Да, на часть схемы идёт клок с триггерка, но это не
делает части несинхронными. Узел в целом, да. Но даже для него
анализатор даёт максимальную тактовую по "мцлк" свыше 250МГц. mse homjak(1 знак., 24.11.2021 15:14, картинка)
- ну сразу всё ясно Mahagam(1 знак., 24.11.2021 14:59, картинка)
- а в самой плисе схему смотрели ? ну так из любопытства... - Zoro(24.11.2021 12:41)
- Глядя на все это безобразие: бросить бы все и
уехать в Урюпинск уйти в Verilog - LightElf(22.11.2021 21:08, pld, полностью)
- в Елец же! RxTx(1 знак., 23.11.2021 21:20, youtube)
- :) symbions(51 знак., 23.11.2021 23:16)
- Терпение, только терпение. Мы находимся в точке бифуркации. Все
хоть сколько-нибудь значимые фирмы находятся в тяжком раздумьи - я
не сделать ли ASIC. 130 нм от 20к в год уже терпимая экономика. Но
есть и другое ожидание - нового поколения универсальных MCU,
которые будут 1 ГГц, 1Мбайт ОЗУ и 16Мбайт FLASH, которые будут
стоить "совсем ничего". По технологии 28 нм все описанное мною
реально, а стоимость - вопрос тиража. Куда двинется цивилизация -
непонятно. If ASIC - спецы Evgeny_CD(34 знак., 22.11.2021 23:56, ссылка)
- я спасаюсь от рутины в омуте аналоговой схемотехники (PSpice
нашеФсё :)) а верилоги/HDL-и богомерские - те же
яйца паскали/си только вид сбоку :)) - Adept(22.11.2021 23:44)
- я ужо писал, что если на всяких К155ЛА3 да К155ТМ2 схемы лепил, и
особенно если знаешь что значит слово "синхронный" в описании
К155ИЕ7, то верилог осилишь максимум за неделю. - Mahagam(22.11.2021 23:23)
- Сделка по слиянию AMD и Xilinx одобрена акционерами компаний Evgeny_CD(1 знак., 22.11.2021 12:24, pld, ссылка, полностью)
- [CAN FD] открытая реализация в FPGA нашлась. По описанию вполне
серьезный проект, не студенческая поделка. Evgeny_CD(1 знак., 15.11.2021 17:32 - 18:04, pld, ссылка, полностью)
- Хабр. Супер статья. Стратегии оптимизации HDL-кода и синтезатора
нетлиста для FPGA Evgeny_CD(1 знак., 13.11.2021 01:03, pld, ссылка, полностью)
- Очень интересная статья. High-Level Synthesis For RISC-V Evgeny_CD(1 знак., 03.11.2021 19:18, pld, ссылка)
- Хабр. DSP процессор 1967ВН028 от фирмы Milandr. Несколько статей -
поиском ещё находятся. - Evgeny_CD(10.10.2021 12:14, pld, ссылка, ссылка, полностью)
- Как лучше всего осуществить детектирование телеграфного сигнала?
Сам сигнал узкополосно фильтруется посредством многозвённого
полосового фильтра, реализованного на Верилоге. - KLIM83(24.08.2021 09:27, pld, полностью)
- 11 Reasons You Should NOT use an FPGA for a Design, and Four
Reasons You Should - Evgeny_CD(21.09.2021 10:00, pld, ссылка, полностью)
- Пятая причина для применения ПЛИС: вы маньяк, и вам надо 100500
уартов >>> - SciFi(22.09.2021 12:20 - 13:44, ссылка)
- Сложно представить ситуацию, когда "100500 уартов" оправданы.
Ошибка в проектировании или архитектуре? - Dingo(22.09.2021 12:38)
- на вертолёте было примерно столько. Mahagam(313 знак., 22.09.2021 13:27)
- (Философски) <Сложно представить> в одном предложении с
<Это ошибка> Cкpипaч(187 знак., 22.09.2021 12:50)
- В моём случае скорее второе. Пять - это немало, но и не "100500" по
моим представлениям. Mahagam привёл очень хороший пример, когда это уместно. Dingo(303 знак., 23.09.2021 10:25)
- Скажу больше - полно задач, где почти неотличимый результат можно
достичь +N одноканальных преобразователей в эзернет
китайского производства. Cкpипaч(629 знак., 23.09.2021 11:51)
- Хех, а я наблюдал обратное. Был человек по ПЛИСам (правда, там без
них никак), но не было человека по МК. Забавно было наблюдать, как
ПЛИС стояли там, где маленькие МК были бы в 100500 раз уместнее :-) - SciFi(23.09.2021 10:29)
- В детстве, когда я делал видеоконтроллер на 155 серии (эх, кто
вспомнит 155ру21, 22, 23, 24?), мне казалось, что с таким
инструментом, как ПЛИС (я и слова такого не знал ещё) я бы как
Декарт, решил любую задачу. Тем более, глядя, как сейчас юзают МК,
точно 155 серия с запасом управилась бы. - Kpoк(23.09.2021 13:25)
- Может там надо было бюджет освоить, чтоб на следующий год не
урезали? - s_h_e(23.09.2021 10:34)
- У нас в текущем проекте на адаптере эзернет-485 висит 10 портов, на
них порядка 600 дискретных каналов ввода-вывода. если надо, будет
больше. - michas(22.09.2021 16:59)
- ога, первый же пункт: "If you just need to blink an LED, use something else." а мне тут надо блинкать более чем восемью сотнями полноцветных
диодов (что с точки зрения независимых каналов ~2.5 тыщи
светодиодов). и вот чот ничего кроме FPGA и не вырисовывается и
близко - Mahagam(21.09.2021 10:15)
- Случайно наткнулся: "VideoDisplay with 1920 LEDs (60x32) driven by
two Teensy 3.0 boards" >>> - SciFi(22.09.2021 09:21, ссылка)
- Смотря с какой частотой блинкать ;-) - misyachniy(21.09.2021 17:06)
- все две с половиной тыщи светодиодов шимятся. новое значение шима
на всю эту кучу выставляется каждые 33 us. (30 kHz). это только
частота обновления шима. сам шим как минимум десятибитный. Mahagam(49 знак., 21.09.2021 22:50)
- Это для пчел? ;-) Человеческому глазу столько не нужно. - misyachniy(22.09.2021 11:43)
- Линейных 10 бит человеку мало, между прочим, 16 едва хватает из-за
того, что мозг интегрирует яркость. Тем более, если нужна
адекватная работа при разных уровнях освещённости. И ещё есть
нюансы в зависимости от применения. Занимался когда-то визуальными
эффектами для клубов, декора и наружной рекламы. Шим делал
софтовый, на 18-пиках. 32 канала шимилось спокойно прямо с ног
проца, потреблялось около 5% производительности, оставалось на
эффекты, коммуникацию и прочее. Если надо CS(1040 знак., 27.09.2021 10:24)
- это для киборгов. Mahagam(49 знак., 22.09.2021 13:24)
- Привел статью как точку зрения. Я с ней не шибко согласен. - Evgeny_CD(21.09.2021 10:18)
- Нубский вопрос по VHDL, где можно посмотреть описание всех его
примитивов? Nikolay801_(88 знак., 10.09.2021 09:39, pld, полностью)
- Список примитивов можно найти в документации на семейство FPGA. Ещё
у xilinx встречал описание тех или иных примитивов в очень разных
документах, в основном тематически направленных (например IO или
PLL). - evgeniy1294(16.09.2021 09:51)
- кроме PLL, да в половине случаев описания памяти - вам нафик не
упали эти примитивы. ну может ещё DDR I/O нужно и всё - Mahagam(10.09.2021 19:42)
- Скорее всего делают схемный проект, либо только от схемы переходят
в яоа. Meteor(93 знак., 15.09.2021 20:14)
- про схематику я сразу не подумал - вообще забыл, что так делать
можно. но это самый тупиковый путь Mahagam(54 знак., 15.09.2021 23:11)
- Самый первый коммерческий прожект был имана на схематике для самой
млачшей АСЕХ. Когда ВНЕЗАПНО выяснилось, что SED1335 тормозное
говно, а информаццыю выводить на экран, таки, надо. До сих пор
жужыт. Правда, потом, по мере освоения, пришлось в него упихивать
модули на Верилог, но то такэ. - mse homjak(20.09.2021 23:13)
- C++ за 3 дня? - misyachniy(16.09.2021 08:17)
- речь же про грамотного схемотехника, который все эти 155ЛА3 да ТМ2
ставил на платы пачками, и знает чего хочет. верилог просто
лаконичное выражение схемы текстом. - Mahagam(16.09.2021 12:29)
- Ну, за неделю - это слишком грубо. Верилог - он как С, осваивается
примерно за тот же срок, синтаксис за неделю вполне себе легко
запоминается, осознание приходит немного позже. А System Verilog
уже можно сравнить c C++, сложнее, но удобнее. Одни интерфейсы чего
стоят, можно просто указать модулю, что он AXI Slave или Master, а
дальше всё автоматом, не нужна портянка на 30 сигналов. - evgeniy1294(16.09.2021 09:46)
- Есть еще FIFO, Dual port RAM, IODELAY - misyachniy(13.09.2021 08:40)
- В смысле примитивы "кирпичиков" конкретной плисы ? Ну так смотреть
справочники на конкретное семейство плис. - Zoro(10.09.2021 09:43)
- Многоканальный имитатор GPS на Xilinx RFSoC - Evgeny_CD(12.09.2021 15:06, pld, ссылка)
- Однако! Цены LCSC на CPLD Altera EPM240T100I5N Evgeny_CD(291 знак., 28.03.2021 14:28, pld, ссылка, ссылка, полностью)
- Новый аудиокодек SoundStream от Google на AI - Evgeny_CD(14.08.2021 00:18, pld, ссылка)
- [Intel Agilex FPGA and SoC] 10 нм чудо от Intel. Нам, почти наверняка, даже понюхать не дадут. Evgeny_CD(236 знак., 23.07.2021 22:23, pld, ссылка, ссылка)
- HDElk - рисовалка рисунков. Пишем JSON - получаем SVG. Заточена под
процесс разработки на HDL. - Evgeny_CD(19.07.2021 02:16, pld, ссылка, полностью)