- Подскажите, плиз, где можно найти ядро fft для квартуса. Встала
задача быстро считать много фурья. У меня есть DE10-Nano, это 5й
циклон, по оценкам его должно вполне хватить с запасом. Но
альтеровское/интеловское fft хочет лицензии, а то, что я увидел
навскидку в интернетах, в основном заточено под xilinx (и я не
уверен, хватит ли моих знаний на то, чтоб за не очень большое время
переточить под альтеру). Заранее спасибо. - ar-elec(19.01.2022 14:56, pld, полностью)
- Дешевая плата на FPGA Gowin - Evgeny_CD(18.08.2021 12:19, pld, ссылка, полностью)
- Tang Nano, Tang Nano 4K, Tang Nano 9K. В последнюю засунули
PicoRV32 RISC-V soft-core Evgeny_CD(1 знак., 17.01.2022 17:40, ссылка)
- Али Evgeny_CD(1 знак., 22.11.2021 16:30, ссылка)
- Народ, а ключик на их EDA где получить можно? Позавчера на их сайте
сделал запрос, до сих пор тишина(( - danuna(08.09.2021 10:45)
- Вопрос. Если она на Али дешевле 18 дублонов, следует ли этого
бояться? Не то чтобы мне 200 рублей жалко, алгоритм покупки с
рекомендованного сайта не освоил. - Kpoк(18.08.2021 23:35)
- существует маршрут проектирования с выходом на gowin через apicula.
в работе не проверял. фyтбoлиcт(12 знак., 18.08.2021 20:10,
, ссылка, картинка)
- Спасибо, уже купил :) - LightElf(18.08.2021 17:51)
- Я бы сказал, что скорее на SoC Gowin :) Stewart Little(84 знак., 18.08.2021 13:25)
- Никогда раньше не сталкивался с ДСП. А тут Ютуб это видео подсунул.
Понравилось. Посмотрел даташит на это чудо, но так и не понял,
какая максимальная частота дискретизации возможна для данного
девайса. Нигде не указано, что нельзя больше 48кГц. Можно ли
поставить кварц повыше, а коэффициент деления поменьше, тем самым
задрав Fs? До скольки можно задрать? Кто в теме, объясните
пожалуйста. Yurasvs(8 знак., 07.01.2022 12:35, pld, youtube, полностью)
- Если это понравилось, то можете посмотреть на пример практического
применения DSP из этой линейки (ADAU1761) - приёмник Белка-DSP. , ,
, + на ютубе много обзоров. arhiv6(29 знак., 08.01.2022 14:22, ссылка, ссылка)
- КМ1813ВЕ1 вот где силища. - Codavr(07.01.2022 22:40)
- Аналоговые девицы хотят приворожить ардуинщиков. Цифровая обработка
сигнала на современных процессорах это не больно и быстро. У меня
Кортекс М4, на 72МГц тактовой, код в ОЗУ, обсчитывал два
колебательных контура в аппаратной плавучке, при частоте
семплирования 300кГц, загрузка была процессора была почти полная. - IBAH(07.01.2022 21:41)
- Да занятный девайс. Не в теме но по логике. Если посмотреть то есть
Audio ADC. К нему, как понял, можно подключать аудио сигнал без
фильтрации . Скорей всего там сразу стоит антиалиасинговый фильтр
заточен на FS 48kHz. Вообще схема синхронизации суровая. Кварц
привязан к FS "The oscillator is designed to work with a 256 × FS
master clock, which is 12.288 MHz for a FS of 48 kHz and 11.2896
MHz for a fS of 44.1 kHz. ". А PLL для ядра привязан к FS "SETTING
MASTER CLOCK/PLL framer(243 знак., 07.01.2022 21:09)
- Да как то оверсемлинг и прореживание применяются, только не просто,
там несколько каскадов фильтров типа CIC должно быть. Давно задачка
была, модем на 1200 бит декодировать, оцифровка 12 кГц, кажется
просто, а нет. Несущая модема 1700 выходит, до кратности с 12 кГц
ее увеличить надо до 48 кГц. Можно 1 отсчет размножить на
несколько, или взять 1, остальное нулями забить. От этого только
уровень выхода зависит. В маткаде все моделировал, на компе другой
чел писал, получилось. - Visitor(07.01.2022 20:45)
- Ну хоть не инстаграмм. Настройки кодеков позволяют варьировать
рабочую частоту в широких пределах (только самые дешёвые
ограничиваются 48к, есть (у меня) до 192к). И алгоритмы обсчёта
тоже самые разные. ДСП заточен не скалярное произведение векторов и
может десятикратно превосходить АРМ, работающий на той же частоте.
Если кодек 48к а процик 100М, то можно смело класть 2000 умножений
накоплений на отсчёт. ( ну ладно, 1900) - Kpoк(07.01.2022 20:09)
- Цикл статей про историю FPGA. How the FPGA Came to Be, Part 1 Evgeny_CD(1 знак., 09.12.2021 14:20, pld, ссылка, полностью)
- Сколкята активно рекламируют свои курсы по синтезу цифровых
устройств. Evgeny_CD(1 знак., 17.12.2021 16:07, pld, ссылка, полностью)
- Засел за Lattice и Modelsim. Пример взял готовый для изучения... POV(794 знак., 08.12.2021 16:20 - 16:45, pld, полностью)
- Хабр. Как отличить начинающего профессионала от умудренного
хоббиста в цифровой схемотехнике? Evgeny_CD(1 знак., 08.12.2021 19:22, pld, ссылка, полностью)
- Битва (Intel + Alters) <-> (AMD + Xilinx). Увы, битва
происходит в таких классах FPGA, что мы про них только читать можем
и все :( Evgeny_CD(1 знак., 06.12.2021 02:05, pld, ссылка)
- [FPnew] - Parametric floating-point unit with support for standard
RISC-V formats and operations as well as transprecision formats,
written in SystemVerilog. Permissive license based on Apache 2.0. Evgeny_CD(2 знак., 30.11.2021 00:45, pld, ссылка, ссылка, полностью)
- Очень компактные классические ядра для FPGA на основе
микросеквенсера. Evgeny_CD(113 знак., 25.11.2021 01:57, pld, ссылка, ссылка, полностью)
- [китайские FPGA] 20K лутов. на алик -> фyтбoлиcт(1 знак., 22.11.2021 15:54,
, pld, ссылка, полностью)Evgeny_CD
- У них еще занятное семейство ELF2 есть. CortexM3+ПЛИС, корпуса от
LQFP48. 4K LUT-ов. - LightElf(22.11.2021 19:01)
- Как я понимаю, ANLOGIC - это беда, ибо только китайский и средства
разработки поди тоже на нем будут. - Evgeny_CD(22.11.2021 16:35)
- Вот еще, совсем дешево, ПЛИС 4к LUT Evgeny_CD(1 знак., 22.11.2021 16:31, ссылка)
- Похоже, это оно, только кнопки другие Evgeny_CD(2 знак., 22.11.2021 16:26, ссылка, ссылка)
- Репозиторий Evgeny_CD(1 знак., 22.11.2021 16:21, ссылка)
- Это не одно и то же случайно? Evgeny_CD(1 знак., 22.11.2021 16:19, ссылка)
- йес. - фyтбoлиcт(22.11.2021 16:37,
)
- Это всё %ня. Гляньте на поипень mse homjak(1128 знак., 24.11.2021 00:23, pld, картинка, картинка, полностью)
- если тактовые получены логикой (всякими там делителями), а не вышли
напрямую из PLL, то работоспособность схемы будет зависеть от фазы
луны и положения планет. Mahagam(364 знак., 24.11.2021 12:34)
- пять копееек. Zoro(197 знак., 24.11.2021 10:03)
- 1да. 2 из mclk получаю div10clk путём "div10" 3. nTXstart
получается из сигналов nSel, nWE. Эти сигналы работают в том и
другом случае и на разницу вработе не должны влиять. Такое
впечатление, что Квартус чота криво оптимизировал. щас попробую
изолировать счотчик от регистра путём вывода сигнала компаратора
отдельно. Нипамагло. - mse homjak(24.11.2021 11:25)
- 2) из mclk получаю div10clk путём "div10" Zoro(180 знак., 24.11.2021 11:48)
- Квартус знает. В проекте есть счётчик, который делит на 10. Тут,
походу, какая-то принципиальная лажа. РТЛ показывает адекватную
картинку в том и ином случаях. Т.е. с точки зрения логики описания
всё в норме. Но какая-то конструкция описания неадекватно
воспринимается синтезатором. - mse homjak(24.11.2021 11:58)
- Я вижу такие странные места misyachniy(356 знак., 24.11.2021 13:29)
- Я такие сопли уже вылизывал. С этого и начал. Пох. - mse homjak(24.11.2021 13:40)
- там тактовые из делителей сделаны. остальное фигня. - Mahagam(24.11.2021 13:34)
- Не вижу проблемы на этих частотах. Оно всё синхронное по mclk.
Интересно другое. Немного переписал, чтобы найти добавку, которая
из рабочего варианта делает нерабочий. Оказалось, сдвиговый регистр
передатчика. mse homjak(820 знак., 24.11.2021 13:47)
- а если оный вариант смотреть после синтеза - так докучи 8 латчей на
генерило. Zoro(170 знак., 24.11.2021 14:37)
- о бля. аж три клока на пяти строках текста. вангую, что с таким
подходом глобальные клоковые линии давно закончились, и клоки
гонятся по обычным линиям. в этом случае неработоспособность почти
гарантирована. Mahagam(268 знак., 24.11.2021 14:05)
- Это пустая микросхема и 2МГц частота. Синхронная схема. Тут нечему
не работать. - mse homjak(24.11.2021 14:24)
- асинхронная схема. а частота похер. скажи, сможешь пояснить что
означает слово "синхронный" в названии К155ИЕ7, и слово
"асинхронный" в названии К155ИЕ5 ? Mahagam(91 знак., 24.11.2021 14:36)
- Вот схематик. Красненькое, это клок. Не знаю, что у вас там рисует
ваш инструмент. mse homjak(2 знак., 24.11.2021 14:52, картинка, картинка)
- у меня нет квартуса. Это после синтеза или имплимента ? и почему
data в воздухе болтается ? Zoro(69 знак., 24.11.2021 15:05)
- Это Technology Map Viewer(post mappping). Дата болтается, потому,
что я тот кусок закомментировал, иначе вообще % что разглядишь.
Смысл в том, что каждая из частей схемы синхронная. Что, собственно
и у вас видно. Да, на часть схемы идёт клок с триггерка, но это не
делает части несинхронными. Узел в целом, да. Но даже для него
анализатор даёт максимальную тактовую по "мцлк" свыше 250МГц. mse homjak(1 знак., 24.11.2021 15:14, картинка)
- ну сразу всё ясно Mahagam(1 знак., 24.11.2021 14:59, картинка)
- а в самой плисе схему смотрели ? ну так из любопытства... - Zoro(24.11.2021 12:41)
- Глядя на все это безобразие: бросить бы все и
уехать в Урюпинск уйти в Verilog - LightElf(22.11.2021 21:08, pld, полностью)
- в Елец же! RxTx(1 знак., 23.11.2021 21:20, youtube)
- :) symbions(51 знак., 23.11.2021 23:16)
- Терпение, только терпение. Мы находимся в точке бифуркации. Все
хоть сколько-нибудь значимые фирмы находятся в тяжком раздумьи - я
не сделать ли ASIC. 130 нм от 20к в год уже терпимая экономика. Но
есть и другое ожидание - нового поколения универсальных MCU,
которые будут 1 ГГц, 1Мбайт ОЗУ и 16Мбайт FLASH, которые будут
стоить "совсем ничего". По технологии 28 нм все описанное мною
реально, а стоимость - вопрос тиража. Куда двинется цивилизация -
непонятно. If ASIC - спецы Evgeny_CD(34 знак., 22.11.2021 23:56, ссылка)
- я спасаюсь от рутины в омуте аналоговой схемотехники (PSpice
нашеФсё :)) а верилоги/HDL-и богомерские - те же
яйца паскали/си только вид сбоку :)) - Adept(22.11.2021 23:44)
- я ужо писал, что если на всяких К155ЛА3 да К155ТМ2 схемы лепил, и
особенно если знаешь что значит слово "синхронный" в описании
К155ИЕ7, то верилог осилишь максимум за неделю. - Mahagam(22.11.2021 23:23)
- Сделка по слиянию AMD и Xilinx одобрена акционерами компаний Evgeny_CD(1 знак., 22.11.2021 12:24, pld, ссылка, полностью)
- [CAN FD] открытая реализация в FPGA нашлась. По описанию вполне
серьезный проект, не студенческая поделка. Evgeny_CD(1 знак., 15.11.2021 17:32 - 18:04, pld, ссылка, полностью)