Программируемая логика и ЦОС

Это всё %ня. Гляньте на поипень 

Вот вериложья программа. Источник управляющих сигналов для 485 интерфейса. Записываем данные, формируется последовательность битиков, переключается направление итыды.

Картинко, программа ниже: serDat последовательные данные, gate485, понятно что. На нём, ессно, глитч, бо простой компаратор

смотрим на состояние счоччика TXsyncro:...

assign TXclk=baudes[0];
reg [4:0] baudes;
always@(posedge div10clk or negedge nTXstart)
if(nTXstart==0)
baudes<=0;
else
if(baudes==22)
baudes<=baudes;
else
baudes<=baudes+1;

reg gate485;
always@(baudes)
if(baudes<22)
gate485<=1;
else
gate485<=0;

каг-бы всё хорошо. теперь избавимся от глитча и получаем...смотрим на состояние счоччика

reg [4:0] baudes;
always@(posedge div10clk or negedge nTXstart)
if(nTXstart==0)
baudes<=0;
else
if(baudes==22)
baudes<=baudes;
else
baudes<=baudes+1;

reg gate485;
always@(posedge mclk)
if(baudes<22)
gate485<=1;
else
gate485<=0;

Ессно, таймквест пишет всякую %ню про скев и что схема может не работать. Вот она и не работает. Шозах? mclk - 2MHz, div10clk - 200kHz...