Программируемая логика и ЦОС

не поленился. 

максимально близко к "оригиналу"

schematic.pdf

module top(

input mclk,

input nTXstart,

output gate485

);

logic [4:0] baudes;

logic gate485;

logic div10clk;

logic [3:0] cnt;

always_ff @ (posedge mclk) begin

cnt <= cnt + 1;

if ( cnt == 9 )

cnt <= 0;

end

always div10clk = (cnt == 9);

always_ff @(posedge div10clk or negedge nTXstart)

if(nTXstart==0)

baudes<=0;

else

if(baudes==22)

baudes<=baudes;

else

baudes<=baudes+1;

always_ff @(posedge mclk)

if(baudes<22)

gate485<=1;

else

gate485<=0;

endmodule

за такое отрывают железные причиндалы имбала