Все хитрее. HyperBUS наше спасение в виде 64Мбит SDRAM этого
стандарта по $2 в розницу. 11 IO пинов!!! Софт и hard коры сейчас
уже залудили все производители FPGA Софткор, но хитрый. У него структура должна быть оптимизирована под растактовку HyperBUS, с командами по опережающему чтению возможных адресов перехода в кеш. Вся обработка IO, и оптимизация данных для Большого Процессора.
А снаружи да, толстый проц под верхний уровень задачи. Он не шарится по по регистрам. Он получает блок удобных данных, и не слишком часто прерываясь, обрабатывает его.
Есть вариант проще - QSPI FLASH, память данных внутри FPGA. Можно ну очень бюджетно сделать.
Evgeny_CD, Архитектор (23.11.2021 00:02, просмотров: 338) ответил Mahagam на моё мнение - либо чисто автомат настройки типа пикоблейза (процом
это тяжко назвать), либо внешний проц.