- 
	- Если большой объем разнообразных вычислений, алгоритм
исследуется/дорабатывает, то задолбаешься тестбенчи писать,
отлаживать. Ждать пока проект соберется. - BlackMorda(23.11.2021 00:19)
			- разделяй и властвуй. расписываешь спецификации на входе и на
выходе. тестбенчишь помодульно на соответствие реакции на входе и
выходе. в 95% конструктор из протестированных модулей собирается
без глюков. - Mahagam(23.11.2021 00:34)
					- Я делал проект на Спартане 6. После сборки математик дорабатывает
алгоритм и опять сидишь 2-3 дня тестбенчишь. Вариант с Микроблейзом
лучше, накрутил математик себе в Матлабе алгоритм, потестил,
перевел в "с" и сам тестит в железе. А я "отдыхаю". - misyachniy(23.11.2021 09:51)
							- Так тебе тогда и платить не нужно. - Nikolay_Po(23.11.2021 18:45)
 
 
- Я делал проект на Спартане 6. После сборки математик дорабатывает
алгоритм и опять сидишь 2-3 дня тестбенчишь. Вариант с Микроблейзом
лучше, накрутил математик себе в Матлабе алгоритм, потестил,
перевел в "с" и сам тестит в железе. А я "отдыхаю". - misyachniy(23.11.2021 09:51)
							
 
- разделяй и властвуй. расписываешь спецификации на входе и на
выходе. тестбенчишь помодульно на соответствие реакции на входе и
выходе. в 95% конструктор из протестированных модулей собирается
без глюков. - Mahagam(23.11.2021 00:34)
					
- Все хитрее. HyperBUS наше спасение в виде 64Мбит SDRAM этого стандарта по $2 в розницу. 11 IO пинов!!! Софт и hard коры сейчас уже залудили все производители FPGA Evgeny_CD(481 знак., 23.11.2021 00:02)
 
- Если большой объем разнообразных вычислений, алгоритм
исследуется/дорабатывает, то задолбаешься тестбенчи писать,
отлаживать. Ждать пока проект соберется. - BlackMorda(23.11.2021 00:19)