вчера быренько поставил родную среду разработки. ну как среду.
заготовку среды разработки. до этого у диалога не было верилога, сейчас есть, но они его пока что обильно сдабривают прагмами всякими походу.
PLL по отношению к чипу FPGA как будто бы внешний. типа подключен снаружи и управляется пинами. память аналогично. но вроде как есть и внутри. документации на чип по-быстрому не нашёл.
как говорится - будем посмотреть. через полгода-год можно будет оценивать что оно из себя представляет. особенно если ценник будет как заявлен
это будет просто офигенный расширитель любых МК. ну там уартов наделать с выводом управления для RS485, либо 3-х фазный ШИМ со всроенным ПИД-регулятором и программируемыми дедтаймами и всё такое.