caxapa.ru :: а не проще ли повесить плисину на RMII гигабитного эзернета? скорость нормальная, DMA в проце на этом канале просто обязан существовать. и пинов тратится относительно немного. и если эзернет и дальше нужен - то его сквозь плисину протянуть можно до PHY.

Mahagam (22.06.2020 13:59, просмотров: 344) ответил Evgeny_CD на Альтернативный вариант - [эмуляция SDRAM на ZBT]. На примере Renesas RZ/A1H - 10Mbyte накристального ОЗУ

а не проще ли повесить плисину на RMII гигабитного эзернета? скорость нормальная, DMA в проце на этом канале просто обязан существовать. и пинов тратится относительно немного. и если эзернет и дальше нужен - то его сквозь плисину протянуть можно до PHY.

при этом вообще есть атас тема: если внутри ФПГА сделать свой "MAC", то для неё совсем неважно откуда пришли данные на обработку - с рядом припаянного проца, или из сети.

прикольно - процы лазят по I/O соседних процов )))

Ответить

- Спасибо еще раз! Идея использования *MII как интерфейса проца для связи с периферией была высказана Вами много лет назад, и с тех пор она меня всегда вдохновляла. Проблема в том, что далеко не всегда гигабитный контроллер есть. Evgeny_CD(320 знак., 22.06.2020 18:08)
- Строим изделие сейчас: гигабитный свич Майкрочиповский, с него один RGMII в процессор, второй - в FPGA (в ём самодельный сильно упрощенный MAC) и пару портов на RJ-45 с трансформаторами наружу. SDRAM к FPGA, контроллер самодельный. - Cидopгeк(22.06.2020 14:16)
  - О, полку копающихся в моей голове прибыло :) - Evgeny_CD(22.06.2020 18:12)

Средства и методы разработки