Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
21 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Программируемая логика и ЦОС

1016049 Топик полностью

Evgeny_CD, Архитектор (05.07.2020 19:51, просмотров: 796) ответил Xaoc на Ерунда.. Нормальный Gigabit Ethernet на таком CPU не сделать. GbE на 667 МГц Zynq'е съедает одно ядро Cortex-A9 практически полностью. А у RISC-V и частота ниже, и в E51 всего одно ядро против двух ядер в Zynq-7020. Как в таком случае работать с двумя GbE на одном ядре одному Микросеми известно..

Долой косность мышления!

1. Linux нах!

2. Мы делаем специализированное устройство. И там гибкость всего лишняя

3. Мы можем использовать синхронную статическую память. Это сильно упрощает ситуацию!

4. FPGA. Принятый пакет одно из 4-х ядер превращает в С структуру, удобную для процессора. Второе ядро реализует IP стек

5. Я считаю, что даже 10G без линуха вполне реален!

Ответить

- Разбор IP пакета на FPGA реален. Вот автоматический стек - сложнее, а просто разобрать IP пакет и превратить в удобную для процессору структуру, оптимизированную под кеши и прочая - умеренно сложно. Собрать структуру обратно еще проще. На простой операции с битами у такого процессора просрется куча MIPSов - Evgeny_CD(05.07.2020 19:55)