ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
4 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
104390 Топик полностью
Evgeny_CD, Архитектор (06.11.2007 11:48, просмотров: 86) ответил Gamma SPb на да не все так плохо. Косвеная адресация со смещением на константу есть у load/store инструкций. Все периферийные регистры имеют набор write/set/clear/toggle, а основные управляющие и статусные биты в младшем полуслове. Видимо сделано это намерено, так
Все верно! Но шина памяти данных одна. И если у нас в операции два операнда с косвенной адресацией, то это два такта. Как ни крути, получим 72/2=36 MIPS DSP производительность. Если операнды в памяти. Что чуток хужее dsPIC. Хотя сами операции там весомее.
Ответить