caxapa.ru :: Специалисты по ATMEGA! Подскажите, существует ли возможность организовать аппаратный триггер: если было больше двух импульсов (4MHz), изменить состояние одного из портов, например из "1" в "0", а возвращать в "1" уже когда программа успеет.

De_User (15.11.2007 19:55, просмотров: 8436)

Специалисты по ATMEGA! Подскажите, существует ли возможность организовать аппаратный триггер: если было больше двух импульсов (4MHz), изменить состояние одного из портов, например из "1" в "0", а возвращать в "1" уже когда программа успеет. Девайс ATMEGA644-20AU, среда разработки ЙАР СИ 4.xx Импульсов всего не более 96 шт. Программно обрабатывать не успеваем, т.к. на время некоторых вычислений приходится прерывания запрещать.

Let's come together right now !

Ответить

- Что значит "было больше двух имульсов (4MHz)"? Может вход прерывания использовать? При некоторых соотношениях частоты внешнего сигнала и кварца может получиться и 2 импульса на входе. - slog2(15.11.2007 19:59)
  - Импульсы приходят в любой момент, между фронтами 250 нс, отреагировать нужно самое позднее через 500 нс после прихода второго импульса, при этом прерывания регулярно запрещаются на десятки мкс. - De_User(15.11.2007 20:03)
    - С режимом CTC + Compare реакция будет мгновенной (1..2 клока Fcpu), а прерывание, как я уже сказал, даже не потребуется --> - AVR(15.11.2007 20:52, ссылка)
- Элементарно - на любом таймере в режиме внешнего счета плюс Pin Reset on Compare Match - AVR(15.11.2007 19:51)
  - Т.е. нужны следующие ресурсы, например, таймер T1, pin входа таймера T1, выход OCR1A? - De_User(15.11.2007 19:54)
    - Ещё вопрос: как найти в DataSheet максимальную частоту, которую можно подавать на T1? Нашёл только упоминание Noise Canceler (4 сист. цикла) The noise canceler improves noise immunity by using a simple digital filtering scheme. De_User(904 знак., 15.11.2007 20:33)
      - Вроде синхронно с CPU Clock - <= Fcpu/2, асинхронно - < Fcpu/4 - AVR(15.11.2007 21:10)
        
        В ATMEGA2561 нашёл описание De_User(579 знак., 15.11.2007 21:00)
        
        "...that maximum frequency of an external clock source is less than fclk_I/O/2.5." Я, значит, перестраховался чуток :)) - AVR(15.11.2007 21:14)
        
        Уточнил про Noise Canceler. По функциональной схеме (Figure 14-1. 16-bit Timer/Counter Block Diagram) для ATMEGA644 он только на ICP входе установлен. На входе Tn только Edge Detector и он ни хрена не описан. Будем надеятся, что такой же как в ATMEGA2561 - De_User(15.11.2007 21:34)
        
        И, само собой разумеется, никаких тебе прескалеров по входу Tn... - De_User(15.11.2007 21:39)
    - Именно. И даже прерывание не потребуется - можно изящно изъебнуться с режимом СТС (Clear Timer on Compare match) - AVR(15.11.2007 20:18)
      - Спасибо!!! - De_User(15.11.2007 21:44)

Микроконтроллеры