-
- Ещё вопрос: как найти в DataSheet максимальную частоту, которую можно подавать на T1? Нашёл только упоминание Noise Canceler (4 сист. цикла)
The noise canceler improves noise immunity by using a simple digital filtering scheme. De_User(904 знак., 15.11.2007 20:33)
- Вроде синхронно с CPU Clock - <= Fcpu/2, асинхронно - < Fcpu/4 - AVR(15.11.2007 21:10)
- В ATMEGA2561 нашёл описание De_User(579 знак., 15.11.2007 21:00)
- "...that maximum frequency of an external clock source is less than fclk_I/O/2.5." Я, значит, перестраховался чуток :)) - AVR(15.11.2007 21:14)
- Уточнил про Noise Canceler. По функциональной схеме (Figure 14-1. 16-bit Timer/Counter Block Diagram) для ATMEGA644 он только на ICP входе установлен. На входе Tn только Edge Detector и он ни хрена не описан. Будем надеятся, что такой же как в ATMEGA2561 - De_User(15.11.2007 21:34)
- И, само собой разумеется, никаких тебе прескалеров по входу Tn... - De_User(15.11.2007 21:39)
- Уточнил про Noise Canceler. По функциональной схеме (Figure 14-1. 16-bit Timer/Counter Block Diagram) для ATMEGA644 он только на ICP входе установлен. На входе Tn только Edge Detector и он ни хрена не описан. Будем надеятся, что такой же как в ATMEGA2561 - De_User(15.11.2007 21:34)
- "...that maximum frequency of an external clock source is less than fclk_I/O/2.5." Я, значит, перестраховался чуток :)) - AVR(15.11.2007 21:14)
- В ATMEGA2561 нашёл описание De_User(579 знак., 15.11.2007 21:00)
- Вроде синхронно с CPU Clock - <= Fcpu/2, асинхронно - < Fcpu/4 - AVR(15.11.2007 21:10)
- Именно. И даже прерывание не потребуется - можно изящно изъебнуться с режимом СТС (Clear Timer on Compare match) - AVR(15.11.2007 20:18)
- Спасибо!!! - De_User(15.11.2007 21:44)
- Ещё вопрос: как найти в DataSheet максимальную частоту, которую можно подавать на T1? Нашёл только упоминание Noise Canceler (4 сист. цикла)
The noise canceler improves noise immunity by using a simple digital filtering scheme. De_User(904 знак., 15.11.2007 20:33)