в обратную - да, бесполезен. но фраза Мелкая логика -- асинхронная схема. FPGA -- каждая ячейка тактируется от генератора и программа описывает значение выхода в следующем такте как функцию от входов в текущем такте.
не совсем верна. и на рассыпухе и на плис можно лепить как махровую асинхронщину, так и строго синхронные схемы. тут вообще никаких ограничений. проблемы ПЛИС начинаются там, куда логика добирается с трудом - на частоты от 80MHz и выше. там строить асинхронщину сложно - влияние задержек становится крайне важным. в плис это решили просто - глобальные тактовые линии. решение имеет как достоинства (теперь вообще можно не сильно заморачиваться с таймингами при частотах до ~250MHz.), так и недостатки (глобальных линий не так много), и это вот решение - сугубо плисовое. ни рассыпуха ни асики этим не страдают.
Mahagam (10.01.2021 22:03, просмотров: 361) ответил fk0 на