ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
23 июля
1071765 Топик полностью
Xaoc (24.01.2021 18:51, просмотров: 8) ответил my504 на Полагаю, что через LVDS... ))) Со всеми вытекающими для топологии требованиями. Я ни разу не утверждал, что нельзя вывести наружу фронт в 1...2 нс. Я утверждал, что это проблема для GPIO. А дифпара с нормированным волновым сопротивлением по всей длине и с подключением точка-точка (коэффициент разветвления равен 1), а так же низким напряжением в линии - это решенный вопрос.
Насмешили.. :) Какой ещё LVDS? Память DDR3 отродясь работала с сигналами в стандарте SSTL. 

----------

SSTL_3, 3.3 V, defined in EIA/JESD8-8 1996

SSTL_2, 2.5 V, defined in EIA/JESD8-9B 2002 used in DDR among other things.

SSTL_18, 1.8 V, defined in EIA/JESD8-15A, used in DDR2 among other things.

SSTL_15, 1.5 V, Used in DDR3 among other things.


Нет там никаких диф-пар ни в шине данных, ни в шине адреса, ни шине управления.

Диф-парами там подключены только клок и пара стробирующих сигналов.