Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
28 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Схемы, платы, компоненты
1086290
Топик полностью
LightElf
(16.03.2021 19:40, просмотров: 213)
ответил
Ralex
на
Там ещё от встроенного контроллера DDR зависит. Некоторые допускают чтобы на шине данных в байте были одинаковые длины, некоторые - в тетраде. А вот адресные линии большинство контроллеров позволяют вести как попало, ибо всё равно медленная установка адреса и потом быстрый burst read/write. Но как минимум, дифпары клока и выборок должны быть выровнены, не так ли?
Выборок? DQS в смысле? Они у DDR2 не дифференциальные. Клоки по рисунку сделаны дифпарой, но специального выравнивания не вижу
Не надо делать мне как лучше, оставьте мне как хорошо
Ответить