- 
	- Удалось понять, на время доступа DMA процессор тормозится, или там
псевдо-двухпортовое ОЗУ? - Evgeny_CD(10.04.2021 17:06)
			- Если транзакция попадает на выборку кодом, то ядро тормозится. Но
это если приоритет ДМА выше приоритета кода. Всего арбитр различает
ДЕВЯТЬ объектов приоритета - MAIN, ISR, шесть каналов DMA и
SCANNER. Последний работает с CRC модулем при хардварном контроле
флеша в бутлоадере. - my504(10.04.2021 17:22)
					- Т.е. там внутри одна шина? - Evgeny_CD(10.04.2021 17:30)
							- Ну это же не CM0. ))) Bus Matrix тут отсутствует. Слишком простая
архитектура. Но я проверял ногодрыгом пузырьки от DMA. Практически
незаметно. Ведь далеко не все инструкции используют ОЗУ, но даже
если и используют, то в четырех тактах инструкции всегда есть
"окно". Даже при транзакциях из флеша код не слишком дергается... - my504(10.04.2021 17:46)
									- Спасибо! - Evgeny_CD(10.04.2021 17:52)
 
 
- Ну это же не CM0. ))) Bus Matrix тут отсутствует. Слишком простая
архитектура. Но я проверял ногодрыгом пузырьки от DMA. Практически
незаметно. Ведь далеко не все инструкции используют ОЗУ, но даже
если и используют, то в четырех тактах инструкции всегда есть
"окно". Даже при транзакциях из флеша код не слишком дергается... - my504(10.04.2021 17:46)
									
 
- Т.е. там внутри одна шина? - Evgeny_CD(10.04.2021 17:30)
							
 
- Если транзакция попадает на выборку кодом, то ядро тормозится. Но
это если приоритет ДМА выше приоритета кода. Всего арбитр различает
ДЕВЯТЬ объектов приоритета - MAIN, ISR, шесть каналов DMA и
SCANNER. Последний работает с CRC модулем при хардварном контроле
флеша в бутлоадере. - my504(10.04.2021 17:22)
					
 
- Удалось понять, на время доступа DMA процессор тормозится, или там
псевдо-двухпортовое ОЗУ? - Evgeny_CD(10.04.2021 17:06)