Evgeny_CDАрхитектор (23.04.2021 17:10, просмотров: 416) ответил Evgeny_CD на Как там в dsPIC параллельный порт кличется?-
- У 100-мипсовых dsPIC33C нет PMP, а 70-мипсовые dsPIC33E не потянут
по скорости, я собираюсь два ядра использовать - открылась
потребность в 9-ти полосах приема (DFT). my504(96 знак., 24.04.2021 15:55)
- 100 МГц забажены очень сурово. Пара 70 МГЦ? - Evgeny_CD(24.04.2021 16:29)
- Я с эрратой знаком. Что конкретно там сурово? - my504(24.04.2021 16:31)
- UART, I2C, много чего - зависит от модели. Хорошо, что этот вопрос изучен, я не настаиваю на фатальности багов. - Evgeny_CD(24.04.2021 16:40)
- Я с эрратой знаком. Что конкретно там сурово? - my504(24.04.2021 16:31)
- Однако хотелки растут стремными темпами. FPGA выглядит куда менее
рисково. - Evgeny_CD(24.04.2021 16:26)
- На самом деле, хотелки лишь увеличили в 9 раз время фильтрации и затребовали в 9 раз увеличить размер таблиц коэффициентов. Так как я собираюсь всю первичную обработку отнести в slave ядру, то не вижу никаких особых проблем. Риск лишь в исходной постановке задачи в загрузке массива от АЦП. - my504(24.04.2021 16:35)
- Может меня глючит, но я вроде бы встречал описание 16 битного
варианта. - Evgeny_CD(24.04.2021 16:25)
- Режим 16 бит имеется, но это двойная транзакция. Снаружи торчит
ОДНОбайтная шина данных. - my504(24.04.2021 16:37)
- В каком-то чипе в мануале вроде 16 бит были нарисованы. - Evgeny_CD(24.04.2021 17:17)
- Режим 16 бит имеется, но это двойная транзакция. Снаружи торчит
ОДНОбайтная шина данных. - my504(24.04.2021 16:37)
- 100 МГц забажены очень сурово. Пара 70 МГЦ? - Evgeny_CD(24.04.2021 16:29)
- Параллельный Хозяин Порта. - Бapбoc(24.04.2021 14:39)
- У 100-мипсовых dsPIC33C нет PMP, а 70-мипсовые dsPIC33E не потянут
по скорости, я собираюсь два ядра использовать - открылась
потребность в 9-ти полосах приема (DFT). my504(96 знак., 24.04.2021 15:55)