-
- Вот как! Гетеродина в контроллере еще не видел, завтра гляну.
Получается на нем релейку легко сделать можно... - Visitor(17.05.2021 18:49)
- Гетеродин - это генератор. И все. То есть если мне нужно сделать SDR на 8,5 МГц, я обычно беру частоту дискретизации в 4 или в 8 раз выше несущей. При этом получается перенос в ноль (гетеродинный квадратурный приемник). Коэффициенты при этом очень простые. В данном случае я использую учетверенную частоту преобразования, а фильтр на входе - эллиптический с нулями на паразитных частотах приема. - my504(17.05.2021 21:05)
- HRPWM есть не только у некрочипа так-то - lloyd(17.05.2021 17:41)
- С четырьмя гигагерцами разрешения? - my504(17.05.2021 17:43)
- У STM32G4xx примерно 3.2 ГГц разрешение ШИМ ов. И настройки тонкие
как у Микрочипа не требуются. А вот математические саппорты говно,
там что цифровые фильтры, что вызов тригонометрии (CORDIC) раз в
100 медленнее чем на FPGA. - Visitor(17.05.2021 18:31 - 18:37)
- Мне не требуется расчет тригонометрии. Обхожусь таблицами. Тем более. что PSV-доступ к PRAM у слейв-ядра всего два машинных цикла. Фильтры на DSP-ядре укладываются в имеющееся время с хорошим запасом. Основной недостаток изделий у моих конкурентов состоит в том, что у них универсальный подход к очень нишевой задаче. Типичная ОЕМ разработка. Собрали кубики из аппнот и библиотек и получили быстрый и сердитый результат. Правда не совсем в рынке, но зато первые... ))) А мы my504(47 знак., 17.05.2021 21:12)
- Может g4? Это линейка motor control, имеет HRTIM с разрешением 184
ps. - evgeniy1294(17.05.2021 18:35)
- Да, исправил:-) Еще есть F334, там ШИМы те же, но тактовая ниже. - Visitor(17.05.2021 18:43)
- У TMS320 от TI такой точно был. Семейство C2000 - evgeniy1294(17.05.2021 17:50, ссылка)
- С двумя ядрами и за $4,31 ? ))) - my504(17.05.2021 17:54)
- C 5-ю за 12$. Например, два ядра С2000 + два мат сопроцессора +
одно ядро ARM Cortex-M4 (Сonnectivity Manager), которое умеет в том
числе Ethernet. - evgeniy1294(17.05.2021 17:58, ссылка)
- И дополнительно Configurable Logic Block (CLB), этакая миниплисина
внутри. - evgeniy1294(17.05.2021 17:59)
- Мне достаточно 2 ядер, а миниплисы (CLC) по 4 штуки на каждое ядро
и тут есть. Плюс пять полных контекстов ядра в каждом ядре. Правда
нет FPU, но под мои задачи более, чем достаточно фикспойнтов. - my504(17.05.2021 18:06)
- МПЛОБ-Х видит контексты? А то 8.9 их не видела. - Kpoк(17.05.2021 21:52)
- Не понял... Среда видит то, что позволяет видеть чип. Видны ли не активные контексты -не могу сказать. Сейчас я занимаюсь настройкой периферии. У меня пока даже таблица векторов не инициализирована. - my504(18.05.2021 04:33)
- Справедливости ради, я привел самое мощное, что есть у TI. Этот dsPIC33 сильно проще, потому и дешевле в 3-4 раза, у TI есть полные аналоги за ту же цену. Как правило, кто-то сидит либо на dsPIC, или на С2000, просто железо очень сложное и изучать всё нет смысла. - evgeniy1294(17.05.2021 18:21)
- МПЛОБ-Х видит контексты? А то 8.9 их не видела. - Kpoк(17.05.2021 21:52)
- Мне достаточно 2 ядер, а миниплисы (CLC) по 4 штуки на каждое ядро
и тут есть. Плюс пять полных контекстов ядра в каждом ядре. Правда
нет FPU, но под мои задачи более, чем достаточно фикспойнтов. - my504(17.05.2021 18:06)
- И дополнительно Configurable Logic Block (CLB), этакая миниплисина
внутри. - evgeniy1294(17.05.2021 17:59)
- C 5-ю за 12$. Например, два ядра С2000 + два мат сопроцессора +
одно ядро ARM Cortex-M4 (Сonnectivity Manager), которое умеет в том
числе Ethernet. - evgeniy1294(17.05.2021 17:58, ссылка)
- С двумя ядрами и за $4,31 ? ))) - my504(17.05.2021 17:54)
- У STM32G4xx примерно 3.2 ГГц разрешение ШИМ ов. И настройки тонкие
как у Микрочипа не требуются. А вот математические саппорты говно,
там что цифровые фильтры, что вызов тригонометрии (CORDIC) раз в
100 медленнее чем на FPGA. - Visitor(17.05.2021 18:31 - 18:37)
- С четырьмя гигагерцами разрешения? - my504(17.05.2021 17:43)
- Вот как! Гетеродина в контроллере еще не видел, завтра гляну.
Получается на нем релейку легко сделать можно... - Visitor(17.05.2021 18:49)