Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
23 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Микроконтроллеры

1101327 Топик полностью

LightElf (20.05.2021 15:08, просмотров: 419) ответил mse homjak на Не... Там не только "порт Е". У ПИСК32, например, практически любую периферию нужно собирать по четырём сторонам, вперемешку. Особенно пикантно выглядит внешняя шина или Эзернет.

У STM также. Все размазано тонким слоем

Не надо делать мне как лучше, оставьте мне как хорошо

Ответить

- Мы уже обсуждали эту мою жалобу. В итоге нашли какой-то китайский проц, у которого 16 разрядов порта подряд идут. Но только один проц. Другие все шалят. - Kpoк(20.05.2021 16:00)
  - Не шалят, а троллят перфекционистов. SciFi(1 знак., 20.05.2021 16:27, картинка)
- только младший байт порта А лежит ровненько подряд. :-) - Лaгyнoв(20.05.2021 15:36)
  - все плисоводы смотрят на эти ваши проблемы с недоумением ))) - Mahagam(20.05.2021 16:04)
    - В данном случае решалась очень частная и нишевая задача. В общем случает разряды портов не подряд не имеют никакого значения. - my504(20.05.2021 16:23)
      - К числу "частных пищевых задач" так же относятся быстрый ЦАП и ЖКИ - Kpoк(20.05.2021 22:22)
      - А разряды внешней памяти? А RMII, растащенный на три стороны проца? - LightElf(20.05.2021 16:40)
    - Пижоны! - Kpoк(20.05.2021 16:16)