-
- Сетевой стек, включая TCP/IP, вполне реализуем на FPGA. Это
приобретает значение когда потоки данных достигают сотен
гигабит/сек. То же самое касается файловой системы и файлового I/O,
эти задачи так же реализуемы на FPGA. Выделенные под I/O аппаратные
блоки позволяют разгрузить процессорные ядра, так как в случае
быстрых потоков данных (от 400 Gbit/sec) нагрузка становится
существенной. В особенности это наблюдается при микросервисной
архитектуре ПО, когда обмен идет через RxTx(403 знак., 15.06.2021 03:10)
- IP точно можно делать в виде "жесткого кремния". Блоки файловой
системы тоже. - Evgeny_CD(15.06.2021 07:12)
- Они его, как видишь, делают всё-таки в виде "программируемого кремния". Сиречь FPGA... - RxTx(15.06.2021 18:15)
- WizNet подтверждает :) - Evgeny_CD(15.06.2021 08:03)
- И проблема слишком долгой жизни ИМС решается легко. Выпускаем новую версию открытого стандарта :) - Evgeny_CD(15.06.2021 07:14)
- Согласен. Но самый лакомый вариант - поместить такой ускоритель на
одной подложке с процессором. Чиплеты. Потому как PCIe, даже 5.0,
медленно и сложно. И задержка большая. CCIX самое то. - Evgeny_CD(15.06.2021 07:10, ссылка)
- Я выше сразу хотел приписать, но не стал "размывать" тему. Задача
offloading'а, custom процессоров не нова. У CDC6000 (это конец 60х)
были Peripheral processors: Задачи именно файловой системы (как в
оговоренных выше ускорителях) и дискового I/O дополнительный
6502@1Mhz решал еще в в 8-битном Commodore-64. И вообще, на то
время сопроцов (aka "акселераторов") было валом. - RxTx(15.06.2021 18:28, ссылка)
- А исчо во времена оны был такой i8089, весьма забавный агрегад - LightElf(15.06.2021 19:25)
- (Задумчиво) ...Чего только не бывает.. - RxTx(15.06.2021 22:17)
- А исчо во времена оны был такой i8089, весьма забавный агрегад - LightElf(15.06.2021 19:25)
- Я выше сразу хотел приписать, но не стал "размывать" тему. Задача
offloading'а, custom процессоров не нова. У CDC6000 (это конец 60х)
были Peripheral processors: Задачи именно файловой системы (как в
оговоренных выше ускорителях) и дискового I/O дополнительный
6502@1Mhz решал еще в в 8-битном Commodore-64. И вообще, на то
время сопроцов (aka "акселераторов") было валом. - RxTx(15.06.2021 18:28, ссылка)
- IP точно можно делать в виде "жесткого кремния". Блоки файловой
системы тоже. - Evgeny_CD(15.06.2021 07:12)
- Сетевой стек, включая TCP/IP, вполне реализуем на FPGA. Это
приобретает значение когда потоки данных достигают сотен
гигабит/сек. То же самое касается файловой системы и файлового I/O,
эти задачи так же реализуемы на FPGA. Выделенные под I/O аппаратные
блоки позволяют разгрузить процессорные ядра, так как в случае
быстрых потоков данных (от 400 Gbit/sec) нагрузка становится
существенной. В особенности это наблюдается при микросервисной
архитектуре ПО, когда обмен идет через RxTx(403 знак., 15.06.2021 03:10)