ARM, RISC-V контроллеры

Остановка HCLK (cрыв PLL ?) на LH79520 - help! Делаем проект на LH79520, наблюдается такой эффект: в случайные моменты времени процессор останавливается, HCLK чертит горизонтальную линию длительностью 2.7 мкс, а если вывести 309 МГц PLL на ножку CLKOUT, то виден колебательный переходной процесс - такое впечатление, что PLL срывается и перезапускается. Процессор при этом не перезапускается, программа работает, но с провалами во времени. В регистры ничего не пишется - никаких sleep mode, все active. Заметна связь эффекта с интенсивностью вычислений в процессоре: когда ядро занято (считает математику), срывов клока гораздо больше, чем в холостом цикле. При смене делителей частоты (FLCK, HCLK) меняется характер проблемы (например, при делителях HCLK /8, /14, 20 и выше выход HCLK застывает всегда в высоком уровне, а при других - бывает и в низком). Плюс ко всему картина отличается на разных платах. На одной, например, при делителях FCLK;HCLK выставленных в 4;8 (core 77.4 MHz, bus 38.7) через несколько секунд после запуска процессор виснет, а при 4;6 (core 77.4, bus 51.6) - не виснет совсем. На другой плате не виснет и меньше срывов PLL, но они все равно есть. Схема включения PLL - по документации с учетом erratы (конденсатор, конденсатор, резистор, диод Шоттки). Что не так? Ни у кого не было проблем такого рода?