caxapa.ru :: Таймеры там синхронные, с честным сквозным переносом. Я испытывал такой тандем при запредельных тактовых (таймер загонял до 80 МГЦ при паспортных 50)

AVR (31.01.2008 18:42, просмотров: 76) ответил st232bd на А как на счёт гонок по входам, когда есть вероятность, что один схватит текущий такт, а другой следующий.

Таймеры там синхронные, с честным сквозным переносом. Я испытывал такой тандем при запредельных тактовых (таймер загонял до 80 МГЦ при паспортных 50) - все работало безукоризненно

Ответить

- Дай ссылку, если описывал, методику эксперимента почитать. - st232bd(31.01.2008 18:54)
  - Ничего не описывал - просто сообщал о том, что такой режим успешно опробовал. Методика ясна из контекста - ReAl ее выше обрисовал --> - AVR(31.01.2008 19:02, ссылка)
- Может я идею не понял. Берём два D тригера. Объединяем по C и по D. Подаём две близкие частоты на C и на D. При определенном значении сдвига фронтов, за счёт неидентичности задержек имеем на одном 1, на другом 0. Если на входном пине тригер и всё st232bd(52 знак., 31.01.2008 18:48)
  - Идея в том, что т.к. 16-битный захват работает безукоризненно, то следовало проверить его 32-битный вариант (в dsPIC/PIC24 пары 16-битных таймеров можно объединять в 32-битные) - что и было проделано - AVR(31.01.2008 19:05)

Микроконтроллеры