Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
21 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
1125246
Топик полностью
rezident
(18.08.2021 17:12, просмотров: 361)
ответил
Mahagam
на
не. надо тупо считать сумму задержек. если условная К1533ЛА3 даёт 15нс задержки, то жирная логическая цепочка из 10 штук последовательно даст 150нс, а значит период тактовой должен быть чуть длиннее - типа 180нс, чтобы с запасом, то есть 5.55МГц. втыкание ещё одной ЛА3 в цепь даст общую задержку уже в 165нс, клок в 195нс = 5.13МГц. больше всего тупят цепи переноса. типа если мы делаем 16-ти разрядный сумматор, то надо прогнать перенос через 16 бит, 16*15=240нс, и тогда
74LS181 + 74S182 на 16 битах примерно те же 20МГц давали.
sn54ls181.pdf
Ответить
SDLS136 – DECEMBER 1972 – REVISED MARCH 1988. просто свежак. оно в других сериях вроде как не выпускается. на 3.3 вольта вроде уже нет ничего подобного. хотя могу и ошибаться. так что на сегодняшний день - это артефакты давно забытой развитой цивилизации.
-
Mahagam
(18.08.2021 17:19
)