Логика простая. Шины под SRAM со стороны MCU видел максимум 100 МГЦ. Вроде как где-то попалась 133, но не уверен.
Растаковка 2 такта минимум на цикл, Atmel|Microchip. Но чтобы там организовать сигналы для SRAM в соответствии с времянками MCU и SRAM, там потребуется скорее FPGA с PLL, хотя бы простенькая
Шины бывают 16, и 32.
Вот теоретический максимум.