Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
1 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Программируемая логика и ЦОС

1132038 Топик полностью

misyachniy (16.09.2021 08:17, просмотров: 618) ответил Mahagam на про схематику я сразу не подумал - вообще забыл, что так делать можно. но это самый тупиковый путь

C++ за 3 дня?

Ответить

- речь же про грамотного схемотехника, который все эти 155ЛА3 да ТМ2 ставил на платы пачками, и знает чего хочет. верилог просто лаконичное выражение схемы текстом. - Mahagam(16.09.2021 12:29)
  - Лет 30 назад с дискретной логикой много работал, лет 5 позже уже на AHDL перешел, сама идея, что логическую схему текстом описать можно, сначала поразила, а потом понравилось, удивило, как легко двухмерный массив триггеров описать можно. И теперь ни фига не смогу на жесткой логике что то нарисовать. - Visitor(16.09.2021 19:31)
    - Некоторые до сих пор удивляются, что кодить можно не на асме :-) - SciFi(16.09.2021 19:32)
      - Видел одного гения на Красноярском комбайновом, он и про асм не знал, бегущую строку на 100 ваттных лампах сверху завода - в машкодах на бумаге написал. Давно:-) - Visitor(16.09.2021 19:39)
  - Те кто ставил пачками уже на пенсии, а те кто не на пенсии освоить сквозное проектирование не могут/хотят. :-( - misyachniy(16.09.2021 13:20)
    - Не такие уж древние. Ставил (не пачками конечно) всякие 533/555 в нулевых, даже автоматизировал измерения с перемещением каретки управляя шд. До сих пор, при разработке очередного "функционала" рисую на бумажке и лишь после набираю текст. - Meteor(16.09.2021 17:30)
      - Прошу, прощения, за вмешательство, в моем понимании, "ставил пачками", это конструктор который рисует схему логическими элементами, и на автомате ставит нумерацию выводов по памяти. - BlackMorda(16.09.2021 19:11)
- Ну, за неделю - это слишком грубо. Верилог - он как С, осваивается примерно за тот же срок, синтаксис за неделю вполне себе легко запоминается, осознание приходит немного позже. А System Verilog уже можно сравнить c C++, сложнее, но удобнее. Одни интерфейсы чего стоят, можно просто указать модулю, что он AXI Slave или Master, а дальше всё автоматом, не нужна портянка на 30 сигналов. - evgeniy1294(16.09.2021 09:46)