ARM, RISC-V контроллеры

misyachniy (08.10.2021 11:31, просмотров: 228) ответил il-2 на Задержка появления лог.1 на выходе TX зависит от значения BRR. При BRR = 32 и тактовой USART2_CLK = 24MHz задержка 1.6мкс. С увеличением BRR задержка растет. При "неправильном" значении BRR = 8 задержка 1.2 МИЛЛИСЕКУНД.